AMD 正式确认，代号“Venice”（威尼斯）的第六代 EPYC 数据中心处理器，已在台积电（TSMC）投片并进入量产阶段。这颗芯片采用台积电量产路线中最先进的 N2 2nm 工艺，这也是业界首款基于 2nm 制程的高性能处理器。消费端首发 2nm 的预计是苹果，但在服务器与 HPC 领域，AMD 这次明显抢在了前面。
目前 Venice 主要在中国台湾的台积电晶圆厂生产，未来还会导入台积电位于美国亚利桑那州的晶圆厂进行大规模制造。
与此同时，AMD 还官宣了另一款第六代 EPYC 处理器，代号“Verano”（维纳罗）。Verano 同样基于台积电 2nm 工艺，主打高性价比与高能效比，并将支持 LPDDR 内存。此外，新一代 AMD EPYC 将导入台积电最新的先进封装技术，包括 SoIC‑X 与 CoWoS‑L。
早在 2025 年 11 月，AMD 就宣布 Venice EPYC 已基于台积电 N2 工艺完成流片，升级至 Zen 6 架构。相较于上一代 Zen 5 “Turin” EPYC，其在性能、运算密度与能效方面都实现了实质性的跨越。最近，AMD CEO 苏姿丰与台积电 CEO 魏哲家还共同展示了 Venice 的晶圆，算是为这次量产落锤定音。
硬件规格方面，Venice EPYC 将拥有最高 256 个物理核心，性能提升幅度最高可达 70%，支持 16 通道内存，单路带宽高达 1.6 TB/s。它还引入了对 PCIe 6.0 的原生支持，并改用全新的 SP7 封装接口。面对 AI 与通用计算的双重压力，这套 I/O 体系的升级显然是为了给未来几年的算力密度竞赛留足余量。
以当前的数据中心份额来看，AMD 的势头也相当可观。根据 Mercury Research 的统计，2026 年第一季度，AMD EPYC 在全球数据中心市场的出货量份额已升至 33.2%，同比提升 6.0 个百分点；收入份额更是冲到了史无前例的 46.2%，同比增加 6.8 个百分点。换句话说，数据中心客户花在 EPYC 上的钱，已经快要追平甚至超越对手了。
反观 Intel，已发布的至强 6 “Clearwater Forest” 采用了 18A 工艺，最高也只有 288 个 E 核（能效核）。而下一代 P 核（性能核）旗舰 “Diamond Rapids”，预计要等到 2027 年中，且最高只有 192 个核心。在核心数和制程节奏上，Intel 目前确实被压了一头。
再来看看工艺层面：台积电 N2 是首个引入全环绕栅极（GAA）纳米片晶体管的技术节点，由此取代了沿用数十年的 FinFET 结构。对比上一代 N3（3nm），N2 的晶体管密度提升约 15%；同功耗下性能可提升 10–15%；同性能下功耗则能降低 20–35%。台积电还计划在 2026 年下半年量产升级版 N2P 工艺，届时性能会再提升约 5%。对于不断堆核、追求能效比的数据中心处理器而言，这种工艺红利来得正是时候。
在 云栈社区 里，经常有朋友讨论：当核心数一路堆到 256，软件授权成本和调度效率到底跟不跟得上？毕竟把这么多核心跑满，对上层应用和集群调度都是不小的考验。不过从行业趋势看，在 AI 推理、云原生微服务和超大规模虚拟化这些场景下，高密度通用计算平台依然很吃香。Venice 这个量级的 处理器，很适合需要兼顾高性能与成本控制的企业级用户。
当然，量产只是第一步。从流片到最终交付，中间还有功耗调优、IP 验证和生态适配等一系列工作。如果你对 Zen 6 微架构的改进细节、2nm 先进封装的技术挑战这类话题感兴趣，也欢迎在 技术论坛 上和各位工程师一块儿深挖。 | 
发表于 昨天 21:21
|
查看: 7|
回复: 0
