台积电PIC月产剑指2.5万片，COUPE驱动CPO光引擎量产迈向千万级出货

PIC产能增加，并不等于CPO立即全面放量。

据报道，台积电PIC（光子集成电路）产能将由目前每月约500片水准，快速拉升到2026年第二季每月1万片，第四季再提高至每月1.5万片，2028年至少达到每月2.5万片。

PIC是CPO光引擎的核心元件，负责把电信号与光信号转换、导引并耦合。随着AI服务器集群不断扩大，交换机带宽从25T、50T向100T、200T推进，光引擎需求随之激增，台积电COUPE平台的进度自然成为市场关注焦点。

据估算，若每片晶圆切割648颗die，PIC月产能从500片提升至1万片后，年化产出可由约400万颗跳升至7,800万颗；如果达到每月2.5万片，年化PIC产出将上看1.94亿颗。在SoIC良率假设为50%的条件下，对应的光引擎产出分别约为200万、3,900万及9,700万颗；再考虑下游组装良率，实际可用的光引擎出货量大约落在39万、778万及4,860万颗。

由于初期PIC资源有限，2026至2027年台积电COUPE平台的主要量产客户可能集中在NVIDIA、Broadcom和AMD；待到2028年产能进一步扩大，联发科、Marvell及AyarLabs等厂商的CPO项目才有机会驶入台积电量产快车道。

不过，PIC产能扩充并不等于CPO马上就能全面放量——后段还要闯过SoIC整合、光电测试、光引擎封装、FAU耦合以及系统端验证等多道关卡。台积电先进封装整合四处处长侯上勇此前也强调，CPO技术推进需要供应链各环节协同创新。从产业链来看，在光电封装与先进整合方面，除了台积电本身，光学元件与封装厂如联钧光电已切入光电封装与测试应用；光学材料与雷射技术则由Coherent、住友电工等国际大厂提供。此外，爱德万测试等公司正在积极开发硅光子测试方案，工研院也投入晶圆级测试与标准制定。

有分析指出，台积电PIC产能扩张传递出三个重要信号：第一，CPO正从实验和小量验证跨入量产准备期；第二，硅光子与先进封装深度结合，将使COUPE、SoIC及CoWoS构成更完整的AI光电整合平台；第三，PIC放量将会同步拉动FAU、雷射、光学测试、探针卡、测试座及自动化设备需求的升温。

值得一提的是，台积电此前曾提出“三层蛋糕”理论，AI芯片本身可以细分为三个核心层次：计算（Compute）、异质整合与3D IC，以及“未来最重要的”光子（Photonics）与光学互连。台积电先进技术业务开发处长袁立本指出，公司正在构建完整的“三层蛋糕”AI平台架构，涵盖SoIC、CoWoS与COUPE光互连技术。据透露，全球首款采用COUPE技术的200Gbps微环调制器（Micro Ring Modulator）已于今年开始生产，并实现了低于一亿分之一的比特误码率。

COUPE光互连技术，就是通过SoIC将电子集成电路（EIC）与光子集成电路（PIC）进行3D堆叠，让组件之间的距离更近，从而提升带宽和功率效率、减少电耦合损耗。今年4月，台积电宣布COUPE硅光整合平台预计年内进入量产，这成为推动共封装光学（CPO）落地的关键里程碑。侯上勇表示，晶圆测试、光纤阵列单元与高速光学封装组装这三大环节的技术突破，将是决定CPO能否顺利规模化的关键。

袁立本称，到2030年前，台积电将通过400Gbps光调制器、多波长与多光纤阵列技术，把带宽密度提升8倍至4TBps。他强调，相较传统铜线互连，COUPE能让系统能效提升4倍、延迟降低10倍；如果与封装平台深度整合，能效甚至可提高到10倍，延迟降低20倍，这将使其成为未来AI数据中心不可或缺的基础技术。

声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

更多前沿半导体与AI互连技术解析，欢迎访问云栈社区交流探讨。