Wavetek 395 拆解实录：ECL DAC、陶瓷滤波与 100MHz 时钟链

一、设备与拆解背景

Wavetek（后来并入 Wavetek-Datron）的 Model 395 是一台单通道合成任意波形发生器，面板上印着 “100 MHz Synthesized Arbitrary Waveform Generator”。它大致诞生于 1990 年代末到 2000 年代初：主板上有一张贴纸，检验日期标注为 2000 年 8 月，另一颗定制芯片的批次码则指向 1998 年第 18 周。

先把厂方公开的规格参数放出来：

机身标注的 “100 MHz” 是时钟频率，并不是输出频率上限。这一代任意波形发生器（AWG）在宣传口径上经常玩这个小把戏。要生成一个最简单的方波，每个周期至少需要两个采样点（一个高、一个低），所以理论最高输出只能到 50 MHz；三角波受点数和输出滤波器限制，只到 10 MHz。规格表里的“方波 50 MHz”那一栏，其实就是“两个点拼出来的方波”，波形质量由输出滤波器和上升时间决定，跟低频段那种方方正正的波形完全不是一回事。

这次拆解真正值得看的有三点：一台 90 年代末的合成 AWG，时钟链是怎么搭的；100 MSPS 的 12 bit 转换需要什么工艺才跑得动；以及为了把 40 MHz 以外的杂散压下去，模拟端做了哪些动作。

二、外观与机械结构工艺

整机是一台标准 19 英寸半宽台式仪器。前面板分成三块：左侧是显示屏与菜单软键；中间是数字键盘和波形功能键——FREQUENCY / AMPLITUDE / OFFSET / MODE / SEQUENCE / FILTER，以及 STANDARD / ARBITRARY、CREATE / MODIFY、SETUPS / UTILITY；右侧是一个带减速机构的大旋钮。面板下方一排 6 个 BNC 接口：SWEEP OUT、TRIG IN、SYNC OUT、AM IN、SUM IN、MAIN OUT。

拆机只需要拧下机箱两侧各一颗螺丝，而且这两颗螺丝打了螺纹胶，拆的时候费了点力气。松掉之后把上盖往后一推、再向上提起，整机就打开了。

内部结构很朴素：一块主板横贯机箱右侧，左前方隔出一个金属仓，里面装的是整块外购开关电源。整机没有做任何屏蔽隔断——没有屏蔽罩、没有导电漆，也没有把数字区和模拟区隔开的金属挡板。从拆解看，这台机器最高只用到 100 MHz 时钟，频率不算高，确实看不到必须额外屏蔽的理由。

主板的焊接面很干净：底面一颗元件都没有，只有过孔和走线。起初以为这是块双面板，后来从板边数铜层才确认是四层板，中间两层专门做电源平面和地平面。因为所有元件都是通孔器件，全部堆在顶面，底面反而成了最完整的一片地。

电源是外购模块，铭牌型号 WTK-921C，支持一路交流输入，输出 −5.2 V/10 A、+5 V/10 A、+17.5 V/3 A、−17.5 V/3 A，总额定功率 207 W。看到 −5.2 V 这一路，熟悉老逻辑电路的人马上会想到 ECL——ECL 的标准供电正是 −5.2 V。207 W 的额定功率对这样一台信号源来说，余量相当奢侈。

三、主板用料与核心芯片

核心器件清单

时钟链：10 MHz 晶振加一颗老 VCO

主时基是一颗 FOX F1144H，标称 10.000000 MHz，封装上印着 JAPAN。这里要专门提一句：这只是一颗普通石英晶振，连温补（TCXO）都不是。一台 100 MHz 的仪器用一颗不温补的 10 MHz 参考源，频率精度完全依赖晶振本身的稳定性。对常规实验室用途来说确实够用；要更高精度，就得从后面板外部时钟输入灌入更准的参考。测试环节把晶振输出接到频率计，读数几乎正中，拆解者给出的评价是“非常准”。

时钟向上走需要变频，所以 PLL 肯定存在。板上找到了 MC1648P——这是一颗经典压控振荡器，属于 PLL 的积木块。再顺着 PLL 思路往下看，又找到一颗 NE521N 高速差分比较器，大概率用来对外部时钟做整形和同步。开始还担心会缺件，结果发现板上另有一颗“翻遍资料都查不到”的 PLCC 芯片，论坛上的说法是定制芯片或门阵列。

放大看丝印：CLA53047BW / DNC2016-3 / GPS 9638A P RΔ，批次为 1996 年第 38 周。这颗芯片没有任何公开资料可查，这也让拆解者庆幸机器还能正常工作：它一旦损坏，根本没有替换件。老仪器维修里最让人头疼的死结就在这——查得到型号的通用器件总还能想办法配，反而是当年为省成本定制的逻辑芯片，往往最先失效、也最无从下手。

紧挨着还有一颗 Wavetek 自己打标的 PLCC：封装上直接印着品牌名和 1998 年第 18 周的批次码，中间压着厂商的 X 形标志，型号无从查证。据推测，这多半是一颗承担 AWG 逻辑的定制 ASIC。同一块主板上出现两颗没有公开资料的定制逻辑，在那个年代的高端仪器里并不少见。通用器件谁都能买，真正体现设计价值的那部分逻辑，厂商宁可自己流片，也不愿把方案暴露在器件清单上。代价就是二十多年后，这两颗芯片成了整机最难修的两个点。

波形存储器：六颗 SRAM 加一颗锂电池

波形数据和整机配置都存在这里：6 颗 TOSHIBA TC551001，每颗 128k × 8 的 SRAM。这台机器装的是选件 1，也就是 256 k 点波形内存；标准配置只有 64 k 点。SRAM 是易失性存储，所以旁边挂了一颗 Panasonic BR-2/3A 锂电池，丝印 3 V，专门负责掉电保持。板上还贴着提示：“更换电池请参考用户手册 2.11.2 节”。

这个设计带有明显的时代特征：那个年代机内还没有 Flash，波形表和校准数据只能靠电池续命。现场量了一下电池电压，读数是 3.126 V——对一颗标称 3 V 的锂锰电池来说，健康度还相当不错。拆解者甚至怀疑这可能就是原装电池，如果属实，寿命就很可观了。

代价同样明显：电池一旦耗尽，波形数据、校准系数会一并丢失。今天的仪器普遍改用 EEPROM 或 Flash，很大程度上就是被这类教训推着走。

转换链路：100 MSPS 的 ECL DAC

波形存储器里的数据要被读出来变成模拟波形，中间那颗 DAC 是全机核心。板上找到的是 Analog Devices AD9712：12 bit、100 MSPS。为了跑到 100 MSPS，这颗 DAC 用的是 ECL 电平而不是 TTL——这正是电源专门留出 −5.2 V 的原因。ECL 速度足够快，但电平摆幅小、电平域与 TTL 不兼容，所以板上必须配一批电平转换器件：一颗 100329PC 做八路 ECL / TTL 双向转换，另有多颗 MC10H125 把 MECL 转成 TTL。

DAC 之后并不能直接驱动输出。紧跟在后面的是 AD9617，这是一颗低失真精密宽带运放，负责驱动输出级。还看到一颗 AD834（500 MHz 四象限乘法器）和一颗 CLC409（宽带低失真运放）。整条链路的分工很清楚：DAC 输出的阶梯电流先经运放完成 I/V 转换与缓冲，乘法器负责幅度调制，最后由对管把信号推出去。

输出级：一对高频对管加一片继电器

输出级是整块板里辨识度最高的一段：2N5943（NPN）与 2N5583（PNP）组成推挽结构，两颗管都装了散热片，说明这里既要输出电流，也要耗散功率——毕竟要出 10 Vp-p 进 50 Ω。旁边是 MATSUSHITA DF2-DC5V 和 OMRON G5V-1 继电器，配合 DALE 1% 精密电阻网络，照片上还能看到镀金触点焊盘。

滤波部分用的是两只装在陶瓷基座上的定制滤波模块，金脚直插。前面板的 FILTER 键对应厂方规格的四个档位：20 MHz 椭圆（8 阶）、40 MHz 椭圆（8 阶）、10 MHz 贝塞尔（2 阶）和直通。40 MHz 椭圆滤波器的截止点，正好压在正弦 40 MHz 这个上限上。这一片也是继电器密度最高的地方——切换滤波器档位和切换量程都靠它们。

电源与接口

外购开关电源的四路输出进入主板后，并不是直接供到整机，而是先经过板载的二次线性稳压：一颗 LM317 管正压，一颗 LM337 管负压，后面跟一排滤波电容。开关电源负责把交流变成几路粗电压，线性稳压再压一遍纹波和噪声——这在模拟仪器上是标准做法，代价是散热和效率。

同一块区域还能看到成排的 MC10H 系列 ECL / TTL 转换芯片（它们需要 −5.2 V 轨供电）以及若干红色跳线。ECL 器件的特点是功耗恒定、几乎不随状态变化，这一片也就成了整机热耗的主要来源之一。

通信接口有个细节值得记录：GPIB 控制器是 TI 的 TMS9914A，而且用插座安装。这样做的原因很直接——GPIB 是选件，不带该选件的机器出厂时这个座子空着。用插座而不是直接焊死，可以让同一条产线、同一块主板直接兼容带不带选件的两种配置。这就是“选件经济”最原始的形态。

四、资深工程师视角：值得肯定与应当指出的问题

值得肯定的几处

① 四层板只为了做地平面和电源平面。这块板上没有一个 SMD 元件，全部是通孔器件，理论上两层板也能走通。但厂方仍然上了四层，中间两层铺整片地和电源。这样做的目的很纯粹：降低噪声，顺带让底面保持完整地。对一台 100 MHz 时钟、模拟与数字混排的仪器来说，这一笔钱花得值。

② 模拟输出端做了隔离。前面板 6 个 BNC 的外导体并不直接连机壳。板上在机壳地（大地）和 BNC 地之间串了电容，按拆解者的话说“就是为了降噪”。这条路径能把高频共模干扰在进入测量回路之前先引开，代价是 BNC 地相对机壳会浮起一个由电容决定的高频电位。对一台信号源来说，这笔买卖划算。

③ 频率合成给了两条腿走路。板上保留可变时钟（PLL + VCO），厂方规格又写明时钟 ≤ 50 MHz 时切到 DDS。低频段用 DDS 获取高频率分辨率，高频段回到变时钟——两条路线各取所长，而不是一条路走到黑。

④ 输出滤波给了四档可选。20 MHz 椭圆、40 MHz 椭圆、10 MHz 贝塞尔、直通。椭圆滤波器滚降陡，但群延迟起伏大；贝塞尔群延迟平坦，但滚降缓。把选择权交给用户，比只给一档“最通用”的折中更诚实。

应当指出的几处

① 电源盒把元件挡死了。电源模块装在一个金属仓里，正好压住主板上一大片器件。想看清下面那片电路，只能先把整个电源盒拆下来。对需要定期检修的老仪器来说，这种排布很不友好。

② 市电开关离电路板太近。这是拆解中主动标出的问题：电源开关的接线虽然套了绝缘套管，但走线离主板非常近，原话是“离得危险地近”。设计师可能认为这点距离够用，但这属于安全间距上的取巧，不是设计失误，却不应出现在一台带 230 V 输入的仪器里。

③ 那颗查不到型号的门阵列是最大的维修风险。整机大部分器件今天仍能买到——主控 MC68331 在正规渠道还有货，只是单价超过 30 美元——唯独这颗 1996 年的定制逻辑没有任何公开资料，也没有替换件。这类芯片一旦失效，整机基本报废。

④ 电池备份 SRAM 是时代的妥协。3.126 V 的读数说明这颗电池还活着，但它终究要换，而且要拆机才能换。用 Flash 或 EEPROM 存波形和校准数据本来可以省事，代价是当年还没有那么便宜、那么快的非易失器件。

⑤ 207 W 的电源配不到 50 W 的实际功耗，而且没有功率因数校正。铭牌额定 207 W，但有限测试里整机实际功耗从没超过 50 W。这台机器用的又是年代久远的开关电源，没有 PFC 电路，功率因数大约只有 0.6——轻载时对电网的电流谐波并不友好。这在当年是通行做法，今天已不被允许。

⑥ 只有单通道。同时期稍新的机器基本都给两个通道，能做相位相关的双路输出。这台只有一路，遇到相位差或 I/Q 这类测试就少了一条腿。

五、总结：这台机器的硬件评级

先把功能跑一遍。开机默认输出关闭，打开后输出 1 kHz 正弦。前面板 STANDARD 组里有正弦、方波、三角波、正负斜波、脉冲、数字噪声、随机噪声等一批标准波形；切到 ARBITRARY 就能进入波形编辑。现场演示中，拆解者改了一份标准斜波，在上面加了两个毛刺：用“画线”方式在点 500 处给出 848 的幅度，屏上立刻显示修改结果。当时时钟频率是 50 MHz，波形频率 48 kHz。

把输出接到示波器，正弦波形很干净，频率和幅度都与面板设定一致。

真正说明问题的是频谱。把输出设为 1 MHz 正弦、0 dBm、偏置归零，接到频谱分析仪上（RBW 300 Hz，扫描 950 kHz 至 1.05 MHz）：谱线非常干净，是一条又窄又锐的单线。再把同一台分析仪接到专业信号发生器上做对照，两条谱线“几乎一模一样”；换上一台便宜的入门函数发生器，同频输出的相位噪声裙明显宽出一圈。

顺手测了噪声特性：选择模拟噪声、8191 点，采样时钟设为 98 MHz。低频段是平坦的“地毯”，到某个频率之后陡降——这正是带限白噪声的典型形状，说明这块噪声是按设定带宽合成出来的，而不是真正无限带宽的白噪声。

硬件工程师评级：用料扎实、思路清楚，把 1990 年代末能用的模拟与逻辑器件压到了极限。

值得学习的是那套整体工程思路：用四层板换噪声、用二次线性稳压换纹波、用四档可选滤波器换频域质量。它不追求单点漂亮，而是在每个环节都留足工程余量。需要直说的是安全间距上的取巧、电源盒挡元件的机箱排布，以及那颗没有任何替换件的定制门阵列。

放到今天看，它的定位很清楚：一台 12 bit、100 MHz 时钟的老合成源，频谱纯度还能跟专业信号发生器掰手腕，但没有 PFC、只有单通道、靠锂电池养 SRAM。若在二手市场花几十到一两百美元拿下一台功能正常的，做常规实验室信号源是划算的；但要指望它当长期主力，那颗买不到的门阵列就是悬在头上的风险。

延伸思考：整数分频与 DDS

上一轮留下的三道题，这里一并给出答案。

此前拆过的一台示波器，前端腔里 AC/DC 耦合切换和 50 Ω 端接的投入/退出，用的都是机械继电器，而非 MOSFET 或模拟开关。当时留下三个问题。

① 为什么这两处偏要用机械继电器？

看两个参数就够了。

导通电阻。机械继电器的触点电阻是毫欧量级；半导体模拟开关则按档次不同，常见几欧到几十欧。放进 50 Ω 系统里，端接精度直接决定反射系数：

串进 5 Ω，端接就从 50 Ω 变成 55 Ω，$\rho \approx (55-50)/105 \approx 4.8\%$，折合回波损耗约 −26 dB；串进 20 Ω，$\rho \approx 20/120 \approx 17\%$。对 12 bit 前端来说，1 LSB 约为满量程的 0.024%——几个欧姆的串联电阻不是“引入误差”，而是直接把精度指标吃掉。

寄生电容。机械继电器断开靠的是触点之间的物理间隙，等效电容只有零点几皮法到 1 pF 量级，隔离度极高。半导体开关关断时，漏源结电容加封装电容，几皮法起步，而且这个电容常年挂在节点上。高阻节点最怕它：节点阻抗哪怕只有 2 kΩ，5 pF 会在

处形成一个极点；若节点阻抗为 1 MΩ，极点会一路掉到 32 kHz 上下。对 1 GHz 的信号来说，这等于把节点直接对地短路。

结论：50 Ω 端接要么完整并入、要么彻底脱离；AC 耦合电容要么串在路径里、要么被彻底短接。只有机械触点能同时给出“毫欧级闭合”与“皮法级断开”两个极端，半导体开关在两头都差一个数量级。

② 为什么这两处的代价可以接受？

因为这两处切换是用户手动操作的，不是每个采样周期都在动作。一次设置管整场测试，继电器几百毫秒的切换时间、几十毫安的线圈电流都无所谓。机械寿命按十万到百万次量级算，在这种使用强度下根本不是瓶颈。反过来，半导体开关在这个带宽上给不出机械触点那样的高频插损、隔离度与线性度。

③ 一个旁证。这次拆的这台老式任意波形发生器也一样——输出级旁排着一整片继电器，配合陶瓷滤波模块和精密电阻网络做信号切换。从示波器换成信号发生器，答案没有变：在几十 MHz 以上、又要求毫伏级保真的路径上，机械触点暂时还换不掉。

今日小思考

场景：这台 395 的时钟固定在 100 MHz，波形存储器里放着一张点数固定的波形表。

第一部分 用最老的“变时钟”办法调输出频率，输出只能是时钟的整数分频——100 MHz、50 MHz、33.33 MHz、25 MHz…… 为什么这种方法给不出任意频率？如果想让输出在 1.000 000 MHz 和 1.000 001 MHz 之间连续可调，它差在哪一步？

第二部分 现代做法是 DDS：用一个 N 位相位累加器，每个时钟加一次频率控制字 K，取累加器高位去查波形表。请写出输出频率 $f_{out}$ 与 N、K、时钟 $f_{clk}$ 的关系式，并说明为什么频率分辨率是 $f_{clk} / 2^N$。

第三部分 实际实现时，相位累加器不会把全部位数都拿去查表，低位只能截断。这个截断会在输出波形上引入什么误差？它在频谱上表现为离散杂散线，还是一片抬高的噪声底？如果要把它压下去，可以从哪两个方向动手？

提示：第一部分从“整数分频能得到的频率集合是稀疏的”入手；第二部分想清楚“一个输出周期 = 累加器绕满一圈 = $2^N/K$ 个时钟”；第三部分把截断看成给理想相位斜坡叠加了一个周期性误差，而周期性误差在频域就是离散谱线——然后想想提高累加器位数、或者给低位加抖动分别能换来什么。

一台把 −5.2 V 专门引出来喂 ECL 的机器，和一台用 CMOS 逻辑省电的现代 AWG，在同样的 12 bit 输出上，差别究竟会落在频谱的哪一段？有兴趣可以带着答案到云栈社区上继续聊。