华为韬定律发布之后，一石激起千层浪。台积电高层与英伟达CEO黄仁勋先后发声，让这场关于未来芯片发展路径的讨论更加热闹了。
5月28日，在荷兰阿姆斯特丹的一场行业会议上，台积电全球业务资深副总经理张晓强首次回应华为韬定律。他直言：“这个概念在业界其实已存在相当长的时间。”在张晓强看来，这类技术路线仍然依赖更紧密的元件整合，比如通过3D堆叠技术来实现。
不过，在回应技术路线争议的同时，张晓强抛出了台积电对半导体产业未来的核心判断——人工智能带动的用电需求激增，已使能源效率取代运算能力，成为未来电脑芯片发展的主要限制因素。
他强调，从智能手机到AI数据中心，客户如今越来越重视“在不增加耗电下提升效能”。背后的驱动力很现实：全球运营商正同时承受电力成本上涨和供电可得性不足的双重压力。张晓强直言：“客户目前最希望改善的就是能源效率。无论是边缘运算、智能手机、移动设备、物联网应用，还是高性能AI数据中心，都是如此。”
这项转变意味着半导体产业正走到一个关键转折点。过去那种单纯靠往芯片里塞入更多晶体管来提升性能的方式，已经撑不起当前耗能惊人的AI工作负载了。
作为全球晶圆代工龙头，台积电为英伟达、AMD生产AI芯片，也为谷歌、亚马逊、微软及Meta等云端大厂代工定制化AI处理器。张晓强表示，提高晶体管密度仍然是台积电技术蓝图的核心，但先进封装、芯片堆叠以及光子技术等方案正变得越来越重要，用以提升效率。 他透露，台积电预估从目前的2nm制程，到预计2028年左右推出的A14制程世代，芯片耗电量最多可降低30%，同时运算效能提升20%以上。
值得一提的是，作为ASML极紫外光刻机的全球最大客户，台积电今年4月已宣布延后数年导入下一代极紫外光技术。这恰恰凸显了：相比单纯追求更微小的电路设计，提升能效对未来的AI芯片而言更加迫切。
同一天晚间，英伟达CEO黄仁勋也在中国台北作出了公开回应。当晚，黄仁勋宴请供应链伙伴高层，到场嘉宾几乎囊括了台湾半导体和电子产业的全部龙头——台积电董事长暨总裁魏哲家、鸿海董事长刘扬伟、广达董事长林百里、华硕董事长施崇棠及和硕董事长童子贤等科技业核心人物均出席。
送走大多数宾客后，黄仁勋于晚间9时8分步出餐厅接受媒体群访。被直接问到对华为半导体新技术的看法时，他直言：“这对华为来说是突破，但对台积电并不是威胁。”
他接着补充道：“台积电使用芯片堆叠和3D封装技术已经快10年，技术非常先进。华为使用这种技术，可以在不缩小半导体制程的情况下，把晶体管数量加倍，甚至增加3到4倍。这是一种非常好的技术，但台积电和中国台湾在这一领域已经积累了10年的经验。”
针对市场持续关注的CoWoS先进封装产能紧张问题，黄仁勋坦言“英伟达整个供应链到处都面临挑战”，但他同时表达了对中国台湾半导体生态系充满信心。谈及当前云服务供应商纷纷自研ASIC的趋势，黄仁勋认为AI是历史上最大的科技市场，出现多种不同解决方案完全可以理解，云厂商发展自己的ASIC也很正常。
但黄仁勋也着重强调了英伟达的独特优势：“我们是唯一一个在每家云端服务中都能使用的平台、芯片与运算架构。”从大型云端、区域云端、企业数据中心到自动驾驶，英伟达依靠单一架构实现全场景覆盖，能触及的市场体量远非其他竞争对手可比。“我们非常欢迎竞争，”黄仁勋最后说，“而英伟达只需要继续往前跑。”
黄仁勋的论断，是不是搞错了什么？
这个初听起来貌似公允的评价，实际上建立在一个根本性的认知误解之上。
黄仁勋直接把华为自研的“逻辑折叠”技术，等同于台积电耕耘了近十年的常规3D封装技术同类产物。他的潜台词隐约在说：华为现在搞出来的东西，台积电十年前就已经成熟落地了。但核心问题是，华为的逻辑折叠和传统意义上的3D封装，根本就不是同一个维度的技术。
逻辑折叠本身是华为韬定律框架下的一项核心底层技术。它将原本全部平铺在二维平面上的电路，通过三维立体折叠和垂直互连的方式重新堆叠排布，能让芯片里关键路径的走线长度直接缩短50%到80%，大幅降低信号传播过程中产生的RC负载，从底层提升芯片性能。
北京大学集成电路学院发布的相关文章，把两者之间的区别讲得更加透彻。文章明确提出“真3D”与“赝3D”的范式划分：赝3D技术是以整个功能模块为最小单位，分配到某一片die上，同一模块内部的所有标准单元必然要全部放在同一片die当中，不存在跨die拆分的可能。而真3D技术则支持在单个模块内部自由划分，同一个模块里的标准单元可以被分布到不同的die上，能解锁的设计空间大了不止一个量级。
“赝3D”流程（上图）与“真3D”流程（下图）：模块级划分 vs 模块内划分
在后续的优化空间层面，赝3D技术是在每片独立的die上各自完成优化，大量复用传统2D芯片的成熟EDA工具，完全不允许跨die的逻辑变换、移动等操作。真3D技术则把多die共同构建的整体空间当作统一的设计空间，所有设计阶段都能在完整的三维设计空间里完成搜索和寻优，对跨die逻辑变换、移动等各类操作毫无限制。华为的逻辑折叠技术，直接把芯片物理实现的最小单位从“die”推进到了“标准单元在三维空间中的位置”，这才是真正的底层范式转移。
台积电的CoWoS、SoIC等先进封装技术固然技术实力过硬，但它们的工作对象是多颗独立制造完成的die；逻辑折叠的工作对象，则是同一颗die内部的组合逻辑门。这两者的差异，好比一个是把已经做好的积木搭得更紧凑一些，另一个是在设计积木本身形状的时候，就提前规划好怎么让它自己站得更稳——底层逻辑完全不在一个层面。
说到底，韬定律的思想内核，本质上是一场从传统的“几何思维”转向全新“系统思维”的产业范式革命。这也正是黄仁勋此番评价有失偏颇的核心原因。在云栈社区，不少开发者也在讨论这种范式转移究竟会如何重塑芯片设计的未来——毕竟，当最小单位从die变成标准单元，整个EDA工具链和设计方法论都要跟着变。而深入理解这些变革背后的计算机基础知识，比如架构设计、逻辑门原理，恰恰是看懂这场技术争论的关键。
发表于 1 小时前
|
查看: 6|
回复: 0
