当芯片制程迈入2纳米节点之后，传统工艺的微缩之路似乎已触碰到物理天花板。然而，IBM在2026年6月25日宣布了一项所谓的“重磅突破”，号称推出了全球首个亚1纳米（0.7纳米）芯片，首次将近1000亿个晶体管集成于指甲盖大小的芯片中。消息一出，网络上的热议此起彼伏，其中不乏批评之声。不少业内人士直言，这并非一次真正的物理尺寸突破，而更像是一场精心包装的“数字游戏”。
其实，如果你常逛一些硬核的开发者社区，会发现类似的工艺命名争议这些年就没断过。
IBM 0.7nm：物理尺寸并未达标
根据IBM公布的信息，其最新发布的全球首款0.7nm芯片采用了一种革命性的晶体管架构——“Nanostack（纳米堆叠）”技术。它的核心思路并非继续压缩晶体管的平面尺寸，而是以纳米片（nanosheet）为基本构建模块，将两层互补晶体管（一个NFET和一个PFET，这两个晶体管分别在不同的晶圆上制造）通过超薄介质层实现单片级（monolithic）垂直集成，形成一种单片三维CMOS（Monolithic 3D CMOS）架构，而非依赖3D封装。
相比于GAA（Gate-All-Around）架构，这种设计能进一步缩短信号路径，提高逻辑密度，为未来CMOS性能的持续提升提供了一条全新的技术路线。IBM还指出，NanoStack未来若能结合High-NA EUV光刻、新材料以及先进互连技术，有望继续推动摩尔定律向前发展。
官方声称，这项0.7nm技术能在指甲盖大小的面积上集成近1000亿个晶体管，密度几乎是其2021年2纳米芯片的两倍，可带来50%的性能提升和70%的能效改善。尤其值得注意的是，NanoStack架构有望将SRAM缓存面积缩减40%，被IBM称作“十多年来行业最大的SRAM缩放进步”。IBM研究院院长Jay Gambetta更是表示，这一突破将芯片技术“从纳米时代推向了原子尺度”。按IBM的预估，这项技术最快有望在五年内走向产业化。
然而，这一突破性技术公开后，立刻在业内引发了不小的争议。在科技新闻聚合平台Hacker News上，一条高赞评论毫不客气地指出：“0.7nm只是营销名称”。甚至有评论直言不讳地批评道：“这根本不是0.7nm的晶体管。”
多位具备半导体背景的工程师认为，IBM此次真正的技术亮点在于其“NanoStack”三维堆叠架构，而绝非任何尺寸仅0.7nm的晶体管。他们指出，NanoStack实际构建模块——纳米片的厚度约为5纳米（约15个硅原子宽），两层之间的间距则为9纳米，这些关键尺寸都与“0.7nm”相去甚远。
IBM此次展示的显微照片也恰好印证了这一点。在图片中，大量关键结构的尺寸依然处于数纳米甚至数十纳米的量级，并不存在哪一个晶体管结构的宽度是真正意义上的0.7纳米。
还有工程师进一步指出，IBM公布图片中一条被部分网友误认为“0.7nm线宽”的白色结构，实际上仅仅是位于一个约5纳米宽（约15列硅原子）结构边缘的示意轮廓，根本不能代表真实的最小物理尺寸。
对于业内工程师而言，“工艺节点名称早就和真实特征尺寸没了关系”这一点，早已是公开的秘密。但对于普通大众来说，“全球首个0.7nm芯片”这样的宣传语，太容易被直接理解为“晶体管尺寸真的只有0.7纳米”，由此引发误解和争议也就不足为奇了。
马斯克开炮：呼吁用“原子数量”命名
说到底，这场争议的根源，还真不完全在IBM身上。
回溯到90nm、65nm时代，半导体工艺节点的名称还能大致对应晶体管的栅长等关键尺寸。但自22nm FinFET时代起，“工艺节点”与真实物理尺寸的逐渐脱钩，就已是整个行业心照不宣的事实。到了现在，无论是台积电或三星的3nm、2nm，还是英特尔的1.8nm，这些数字更像是代表了工艺的代际、综合性能以及逻辑密度，而不再对应晶体管栅长、金属间距或其他任何一个固定的物理尺寸。
IBM官方的表述，其实也没有刻意误导。他们在官方博客说明中就明确写道：“与所有近期晶体管尺寸的进步一样，7埃米（0.7nm）指的是这一代芯片，采用其特定的制造工艺。这里，7埃并不等于芯片中接触金属线的宽度，这与多代前芯片密度较低的传统方式不同。”IBM副总裁Bu Huiming也承认，如今的产业早已不再以物理线宽来命名制程节点。
但争议并未因此平息。马斯克在社交平台X上转发了一则评论，该评论指出“IBM所谓0.7nm芯片上制造出的特征无一低于1nm”。马斯克对此表示赞同，并提出了一个他认为更诚实的解决方案：应该改用“最小特征宽度所含的原子数量”来定义制程节点，彻底抛弃那些早已脱离物理现实的“纳米”数字。在他看来，只有这样，才能最准确地反映技术的真实水准，规避那种营销导向的“数字游戏”。
马斯克的观点，实际上回应了全行业长期存在的一个尴尬状况：如今的“3nm”、“2nm”、“0.7nm”等工艺节点名称，与真实的物理尺寸之间已经脱节得越来越离谱。这也解释了为什么IBM发布消息后，业内的大量讨论并没有聚焦于NanoStack技术本身，而是围绕着“0.7nm到底代表了什么”吵得不可开交。
不少工程师建议，整个行业未来应该彻底放弃继续使用“纳米”作为工艺节点名称，转而采用晶体管密度（MTr/mm²）、PPA（性能、功耗、面积）等一系列更客观的指标来衡量先进工艺的水平。
不应因命名争议被全盘否定
客观地讲，无论是NanoStack三维架构本身，还是IBM公布的SRAM缩放、逻辑密度以及能效数据，都足以说明IBM依然保持着全球顶尖半导体研究机构的创新能力。这一点，绝不会因为“0.7nm”的命名争议而发生任何改变。
但挑战依然严峻。多层垂直堆叠对制造精度的要求极高，任何一层出现缺陷都可能导致整颗芯片报废，良率控制和热预算管理是巨大的难题。更何况，IBM早已出售了旗下的芯片制造业务，如今主要扮演研究机构和知识产权（IP）授权方的角色。这意味着，这项技术最终能否走向商用，完全取决于台积电、三星、英特尔或Rapidus等晶圆制造商是否愿意购买授权，并攻克量产难题。IBM自己给出的商业化时间表是5年内甚至更久，至今也未公布任何确定的制造合作伙伴。相比之下，英特尔早已高调宣布其1.8nm工艺已进入风险生产阶段。
总而言之，此次IBM “0.7nm芯片”所引发的争议，矛头所指并非IBM本身，而是整个行业沿用了二十多年、早已与现实脱节的“纳米工艺节点”命名体系。
如果你对芯片的底层逻辑，比如计算机基础中的架构与材料学感兴趣，就会发现，改造一个行业的命名习惯，有时候比突破一项技术本身更难。
发表于 昨天 23:15
|
查看: 5|
回复: 0
