5GHz移动CPU是如何炼成的？骁龙Oryon缓存与丛集设计前瞻

2026年8月底，距离正式发布还有近一个月，高通就提前亮出了新款旗舰移动 SoC 的部分信息。

这既是为新品预热，也是一种卡位：如果对手把发布会安排在骁龙峰会前，高通可以提前用更硬的产品参数阻击抢跑。

那么问题来了，新一代旗舰 SoC 是否足够硬气，能让消费者真正期待？这次就结合高通目前已经公布的信息，聊聊这颗峰值主频高达 5GHz、被称为本世代最强的移动 CPU 设计，以及它可能的性能表现。

为什么是 5GHz，这个频率怎么来的

无论外界还是高通内部，最受关注的当属 5GHz 峰值主频。毕竟同期其他架构普遍还停在 4.7GHz 甚至更低，很容易让人觉得高通是为了抢噱头或跑分优势，才定了这个频率。

但从 Oryon 架构的发展路径来看，最新一代旗舰骁龙移动平台里的 Oryon 已经是第四代产品。高通是从什么时候开始在 Oryon 上挑战高频的？

至少在初代 Oryon（即骁龙 X Elite）上，高通就曾以 4nm 制程尝试冲击 4.3GHz（X1E-00-1DE），只是良品率不高，这个细分型号最终没有大面积铺货。到了二代 Oryon（手机上的初代骁龙 8 Elite），这一频率在 N3E 制程的支持下得以实现。

同理，目前在售的骁龙 X2 Elite Extreme 发布时也曾宣称单核最高频率可达 5GHz（X2E-96），但最终大面积上市的版本是略微降到 4.7GHz 的 X2E-94。

这似乎表明，高通采用了类似英特尔当年“Tick-Tock”的频率探索策略：先在一代架构里用老制程尝试冲击某个目标主频，积累经验后，再到下一代产品里用新架构与新制程实现它。

也就是说，5GHz 的超高主频并不是拍脑袋决定的，而是早有准备，并且经过一代产品验证后的设计目标。

更大的 L1 与大改的 L2，又意味着什么

目前的爆料和公开数据表明，缓存系统会成为新一代旗舰骁龙移动平台在 CPU架构 上的重大改进点。

有消息称，新一代 Oryon 架构可能再次扩大 L1 指令缓存规模，以减少 CPU 等待指令的周期，直接提高 IPC（每时钟周期性能）。

高通公布的预热信息则集中在 L2 缓存的改动。据称，新架构的 L2 缓存将从以往的每核心独占改为八颗核心共享，但具体容量和带宽尚未公布。

对现代处理器来说，增大 L1 缓存往往比修改 L2 更难，因为 L1 缓存的大小、速度都深度关联 处理器的微架构。高通也在预热中明确提到，Oryon“是一颗完全定制的 CPU，每一项微架构特性都是自主调校”，这可能就是他们敢于对缓存设计做大改的底气。

当然，高通也解释了为什么要把新架构的 L2 缓存改成共享设计。其资料显示有三个好处。

一是可以动态调整缓存分配，比如给重负载核心更多临时缓存空间，让闲置核心不至于“白白占着缓存空间不用”。

二是当某个进程被系统从一个核心迁移到另一个核心时，共享缓存意味着 CPU 不必重新到内存甚至闪存里读取数据，这会降低 CPU 对内存带宽的需求，也能减少日常使用中卡顿和延迟的概率。

三是对于端侧大模型、游戏和视频编辑这类重负载应用，多个核心往往需要接力处理一串数据和任务。传统设计里，一个核心可能要把处理好的数据先传回内存，另一个核心再到内存里读取，这会显著增加计算延迟。而共享缓存可以一次性加载数据，供所有 CPU 核心连贯访问，因此更适合现代多线程大型应用。

两丛集还是三丛集？这是个问题

关心高通新款旗舰移动 SoC 的朋友应该注意到了：官方示意图里，它的 CPU 部分似乎延续了前两代“2 超大 + 6 大核”的两丛集设计。

但目前曝光的 GeekBench 跑分成绩似乎表明，新的 SM8975 移动平台实际采用“2+3+3”三丛集 CPU 构型。

两种方案的关键区别主要体现在两方面。如果延续“2+6”两丛集，意味着所有 CPU 必然都是“大核”；而“2+3+3”里的 3 个低频核心，则可能或多或少在缓存规模、发射宽度上做缩减，纸面参数自然没那么好看。

但反过来看，高通前两代两丛集 CPU 有个突出问题：两簇大核都要同时兼顾高频性能与低频能效。例如第五代骁龙 8 至尊版的 Oryon Prime 超大核最低能跑到 768MHz，Oryon Performance 大核最低甚至只有 384Mhz。这种“超大核跑超低频率”的调校难度不低，理论最低功耗也可能不如原生小核心。

因此，如果高通一面用超高主频和新缓存设计拉高性能，一面回归三丛集布局兼顾低负载能效，未必不是更务实的选择。当然，距离新一代旗舰骁龙移动 SoC 正式亮相还有几周，它在量产机里的实际性能与能效，还要再等等看。

部分图片来源网络。