瑞银（UBS）最新发布的研究报告指出，中国在 EUV 光刻技术上的成熟度仅相当于 ASML 在 2004 年的水平，落后至少 22 年。 报告认为，中国在未来 10 年内都难以开发出能够真正替代 ASML 尖端 EUV 设备的方案。
瑞银分析师团队通过梳理中国在光源、激光子系统等领域的专利申请活动得出了上述结论。ASML 从 2004 年的技术阶段到开始大规模生产 EUV 设备，用了大约 15 年时间。瑞银据此推断，中国 EUV 设备在商业化可行性和良率产能上仍将长期落后。
不过，在技术要求相对较低的浸润式 DUV 光刻机领域，中国的追赶速度明显更快。瑞银预计，中国有望在 2 至 5 年内具备浸润式 DUV 光刻机的大规模量产能力。
浸润式 DUV 虽不及 EUV 先进，但仍是芯片制造不可或缺的核心设备。ASML 每台浸润式 DUV 设备售价约 9000 万美元，而 EUV 设备单价超过 2 亿美元。
值得注意的是，有消息人士称，国产 EUV 光刻机可以在 2028 年实现先进芯片生产，但外部评估认为量产可能要到 2030 年左右。
荷兰政府自 2024 年 9 月起已将部分浸润式 DUV 设备纳入出口许可管理。然而，若中国在 2 至 5 年内实现 DUV 量产，荷兰目前最具实际影响力的出口管制工具可能逐渐失效。
ASML 预计 2026 年中国市场营收占比将从 2025 年的 33% 降至约 20%。全球唯一能生产 EUV 设备的 ASML，正在面临一个现实困境：中国的追赶速度，可能比预想的更快。
不过，ASML 感受到的追赶压力并非空穴来风。尽管 EUV 光刻机短期内难以被替代，但中国半导体产业正在绕开单一设备的掣肘，从更上游的设计工具环节寻求突破口。就在市场还在讨论中国何时能造出 EUV 的时候，国内 EDA 赛道已然交出了一份颇具分量的答卷。
昨天，合见工软正式举办新品发布会，一口气发布了国产首个 Agentic EDA 智能体战略体系、国内首款三维芯片物理设计工具、国产先进工艺节点收敛工具等多款完全自主研发的 EDA 新品与核心技术成果。
按照官方给出的产品定位，这批新产品的核心目标，就是填补国产 EDA 在商用级 3DIC 物理设计、多款 EDA 专用智能体等关键领域的长期空白，为本土 EDA 产业实现跨越式发展筑牢坚实的底层技术支撑。
此次发布的下一代 EDA 创新产品矩阵，合见工软重点聚焦两个行业最迫切的前沿赛道。第一是 Agentic EDA 智能体战略体系，把全线核心产品全部纳入智能体战略框架，同步发布多个细分智能体，覆盖数字验证全流程、DFT 可测性设计、PCB 系统级工具多个核心环节。
第二是原生重构三维物理设计工具，直接把数字后端设计的能力演进到针对单元级 3D 设计的全新阶段，完全面向国产先进工艺节点打造，为释放逻辑折叠技术的全部潜力提供不可或缺的关键工具支撑。
除此之外，国内首款专用于数字芯片验证全流程的 EDA 智能体套件 UniVista Verification GOAT 也在发布会上同步亮相。这套套件包含四大专家级数字验证 EDA Agent，分别覆盖软件仿真、验证调试、回归测试管理、硬件仿真与 FPGA 原型验证四大核心场景。
和市面上泛化的全流程通用智能体完全不同，UniVista Verification GOAT 不会直接替代工程师做出最终研判。
由工程师或者用户自有工作流先定义好明确的任务目标、权限范围和验收准则，Agent 自动完成后续流程的分析与执行，EDA 工具输出真实的工程运行反馈，最后由工程师基于全程可回溯的完整证据链，做出核心环节的关键决策，既提效也不会失去对设计结果的把控。
合见工软 CTO 贺培鑫表示，生成式 AI 正在快速重塑芯片设计的生产范式，但 AI 赋能 EDA 的核心价值，并不是靠大模型直接宣告任务完成，而是构建起验证目标、专家工程方法论、工具真实运行反馈与可回溯证据链的完整业务闭环。
专为数字验证打造的 UniVista Verification GOAT 智能体体系，构建起边界完全可控的专业 Agent 技术体系，结合合见工软此前已经落地的领先 EDA 工具，确立 AI 探索最优方案、EDA 严谨验证落地、工程师统筹决策把关的协同范式，形成互为增益的正向协同体系，直接赋能复杂芯片验证效能跃升，为国产芯片产业突破复杂开发瓶颈、实现效能跨越式提升筑牢坚实的技术底座。
本次一同发布的还有国内首款三维芯片物理设计工具 UniVista 3DIC Designer，完全面向国产先进工艺节点打造，不仅可以全面适配逻辑折叠与韬定律技术路线，还依托底层自研的真三维布局算法，打开了全新的性能和密度提升空间。
这款工具的推出直接填补了国内商用级 3DIC 物理设计工具的空白，为 AI 大算力芯片提供完全自主可控的三维设计底座。
按照官方给出的定位，UniVista 3DIC Designer 聚焦电路逻辑空间折叠实现，彻底打破了传统 2D 芯片设计在性能、功耗、面积上的物理上限，重点面向 2-die/3-die 逻辑折叠、多裸片异构堆叠等前沿架构做专属优化。
整个平台融合了业界顶尖的自动化智能分区、跨 Die 多目标优化驱动、物理场感知放置、CPU/GPU 异构并行加速等多项核心技术，可以帮助芯片设计团队在超短周期内实现时序、功耗、面积、热分布多维度的全局平衡，完成从 RTL/网表输入到对应最优 3DIC 架构的无缝闭环交付，大幅缩短先进封装与三维芯片的整体上市周期。
当前市面上主流的 3D 封装 EDA 解决方案，全部都是针对 2.5D 的传统平面工具扩展而来，仅能完成粗粒度的芯粒分层堆叠，主要面向芯粒、中介层、硅桥、HBM 集成这类场景，面向逻辑折叠所需要的单元级原生 3D 全局协同工具，此前全球范围内都还处于早期原型阶段，没有成熟的商用产品落地。
合见工软表示，这次推出的 UniVista 3DIC Designer，是国内首款拥有完全自主知识产权的基于原生三维重构的创新 EDA 工具，直接引领国内 EDA 迈入单元级原生 3D 设计的全新阶段，为释放逻辑折叠技术潜力提供关键工具支撑。
合见工软 CTO 贺培鑫表示，后摩尔时代，芯片性能提升的重心，正在从晶体管几何缩微，转向以缩短信号时延为核心目标的架构创新。逻辑折叠与韬定律代表了一条不依赖先进制程的重要技术路线，但想要释放这套理论的全部价值，必须从底层进行革新，重构真三维设计底座。
UniVista 3DIC Designer 正是基于这一核心思路打造，突破了传统粗粒度芯粒堆叠的局限，实现单元级跨裸片全局协同优化。品牌希望依托这套自主工具，充分支撑起国产大算力芯片在 PPA、设计规模、热稳定性上实现突破性进展，摆脱传统芯片依赖几何缩微的技术瓶颈，在更高维度实现国产 EDA 的范式跃迁。
这批全自主研发的 EDA 新品落地，意味着国内长期被卡脖子的高端芯片设计工具赛道，已经跳出了跟在海外产品后面补短板的追赶路径，开始面向后摩尔时代的全新技术路线做前瞻性布局，为后续国产先进制程大算力芯片的自主化打通了最核心的工具环节。
设计工具端的突围固然振奋人心，但要真正实现先进制程芯片的自主可控，制造环节的检测设备同样是绕不开的关键一环。从设计到制造，从 EDA 到量检测，国产半导体产业的攻坚战线正在快速延展。
半导体量检测设备企业惠然微电子近日披露了其电子束关键尺寸量测设备（CD-SEM）国产化的最新进展。CD-SEM 被业界称为“小光刻机”，是国产化率第二低的半导体设备品类，仅次于光刻机。
惠然微电子董事长王志刚博士在接受媒体采访时指出，CD-SEM 国产化面临跨学科技术集成、经验 know-how 积累、供应链配套三重核心壁垒。
惠然微基于电子束共性技术平台，已形成“半导体+泛半导体/科仪”双线产品布局，产品线覆盖 CD-SEM、电子束缺陷检测设备（EBI）、科研用扫描电镜（SEM）、聚焦离子束（FIB-SEM）等，兼容 12 英寸与 6/8 英寸晶圆多应用场景。
惠然微电子已成功研制 14 纳米研发级和 22 纳米量产级 12 英寸晶圆 CD-SEM 量测设备，破解了先进制程晶圆在线量测“卡脖子”难题。 据悉，多款量检测设备已在国内成熟制程工艺客户量产线实现导入并稳定运行。
值得关注的是，惠然微电子率先将 AI 技术引入微观量测分析系统，通过 深度学习 实现单帧扫描图像增强至接近 64 帧画质水平，有望将相关工艺段生产效率提升 10 倍以上。
该公司将于第十四届半导体设备材料及核心部件展上发布多款重磅新品，包括 14 纳米研发级和 22 纳米量产级 12 英寸晶圆 CD-SEM、光掩模版关键尺寸量测设备以及 AI-电子束量测技术平台等，部分产品属国内首创。
在产业协同方面，华润微电子与惠然微电子已签署战略合作协议，双方将聚焦半导体量检测设备国产化替代，联合开展关键技术攻关，协同推进创新成果产业化落地。
王志刚表示，未来 3 至 5 年将是国内电子束量测领域的加速追赶期，惠然微电子将通过“终端用户—科研机构—行业伙伴—上游供应链”四层协同战略，聚力推动国产半导体量测装备自主可控进程。
面对中国半导体技术快速突破带来的市场变局，ASML 持续巩固自身在全球先进制程光刻领域的绝对垄断地位，试图以技术迭代优势对冲外部市场格局变动。
目前，ASML 的 EUV 技术也逐渐从 Low NA 扩展到 High NA EUV 光刻机，已经累计产出 135 万片晶圆。
ASML 公司日前在半导体大会上透露了 High NA EUV 的最新进展，目前全球有 4 家客户投入了 10 台 High NA EUV 光刻机，还有 3 台系统正在出货安装中。
从 ASML 给出的分布来看，10 台 High NA EUV 光刻机主要分布在韩国、美国、欧洲及中国台湾地区的公司手中。这并不令人意外，基本上只有 Intel、三星、SK 海力士及台积电在购买使用 High NA EUV 光刻机，欧洲的应该是 IMEC 比利时微电子中心的，用于 EUV 技术研发试验。
已投入生产的 10 台 High NA EUV 光刻机累积已经生产了 135 万片晶圆， EXE:5200B 型号目前已经达到了 135WPH（1 小时曝光 135 片晶圆）的吞吐量，ASML 宣称达到了量产标准，并且为 HVM 大规模量产做准备。
不过这跟 ASML 官方页面宣称的产能还有点距离，EXE:5200B 官方宣布的产能达到了 175WPH 以上。
对于 High NA EUV 来说，当前的生态显然还是有提升空间的。ASML 提到设备可用率达到了 84%，今年底将达到 90%，并朝着 93% 的目标前进。
ASML 还公布了 High NA EUV 的路线图，EXE:5200B 下一代型号要升级到 EXE:5400E，EUV 光源功率将从 600W 提升到 1000W，进一步提升产能水平，ASML 目标是本年度末提升到 180WPH。
作为对比，DUV 光刻机目前的生产能力可以达到 300-400WPH，显然 EUV 生态还有很长的路要走。
发表于 4 天前
|
查看: 4|
回复: 0
