Cadence推出全球首款芯片设计AI智能体ChipStack，显著提升验证效率

楷登电子（Cadence，纳斯达克：CDNS）今日正式发布了全球首款面向芯片前端设计与验证的智能体AI解决方案——ChipStack™ AI超级智能体。这款工具能够依据规格和高层描述，自主完成芯片的设计与验证任务，据称可将代码设计、测试平台搭建等核心工作的效率最高提升10倍。

楷登电子总裁兼CEO安尼鲁德·德夫根在发布中表示，ChipStack是其“AI赋能设计、面向AI设计”战略的一项重大突破。它通过自主调用底层EDA工具，旨在大幅提升客户的设计验证效率，从而释放工程人才的创新潜力。该方案深度融合了智能体AI与楷登电子成熟的EDA工具及AI技术栈。

具体而言，ChipStack AI超级智能体能够调度多名“虚拟工程师”，统一使用楷登电子的核心EDA工具链。它将智能体技术与楷登已有的优化AI、AI助手方案进行了深度整合。相关底层技术已应用于超过1000次流片，其能力基础来源于Verisium™验证平台、Cadence Cerebrus® 智能芯片探索器以及JedAI数据与AI平台。

在部署方式上，ChipStack支持云端与本地的前沿大语言模型。目前，该方案已在阿尔特拉（Altera）、英伟达（NVIDIA）、高通（Qualcomm）、Tenstorrent等多家顶尖芯片设计企业中进行了先期部署。来自这些企业的早期反馈显示，其验证效率得到了显著提升。

• 阿尔特拉：反馈称楷登ChipStack AI超级代理使其验证工作量减少了约10倍，复杂设计的效率与功能覆盖率得到显著提升。
• 英伟达：认为AI是下一代芯片设计的核心，与楷登合作的ChipStack AI等方案，结合英伟达的算力可大幅提升设计效率。
• 高通：表示正在与楷登合作评估ChipStack AI超级智能体，早期效果亮眼，有望实现效率提升。

目前，ChipStack AI超级代理已开放抢先体验，更多详情可访问楷登电子官方产品页面。这一工具的发布，标志着AI在芯片设计自动化领域迈出了从辅助工具向自主智能体演进的关键一步。对于这一前沿技术的后续发展与应用效果，云栈社区将持续保持关注。