运算放大器上电时序风险分析：ADA4077/ADA4177 电流路径与限流保护

学习硬件最好的方式就是多看文章和原理图。在多电源供电系统中，运算放大器的电源通常需要在施加输入信号的同时或之前建立，否则可能出现过压和闩锁。但实际系统并不总能严格满足这个顺序。本文以 AD8616、ADA4077、ADA4177 和 ADA4084 为例，分析运放在不同上电时序下的行为表现和电流路径，并讨论如何通过限流提升电路鲁棒性。

上电时序问题多种多样

上电时序问题可能出现在多种场景中。比如一个客户应用中，AD8616 配置为缓冲器，在电源建立之前输入已经为 0 V，且负电源先于正电源上电。图 1 和表 1 记录了这种状态下 AD8616 所有引脚电压：V+ 引脚和 OUT 引脚在正电源真正建立之前已经出现负压。暂时来看，这未必会损坏运放本身；但如果这些信号连接到尚未完全供电的其他芯片引脚，就可能出问题。比如 ADC 若使用同一路 V+，其电源引脚一般只能承受约 -0.3 V 的最低电压。反之，V+ 先于 V- 上电时，也会产生类似风险。

表 2 列出了一部分上电时序的典型情况。

运算放大器内部的 ESD 二极管

静电放电事件可能引发过压。大多数运放在内部集成了 ESD 二极管，用来应对静电冲击。当 V+ 或 V- 缺失时，这些 ESD 二极管是分析放大器行为的重要依据。图 2 为 ADA4077/ADA4177 的简化框图，表 3 给出内部 ESD 二极管和背靠背二极管的典型压降。背靠背二极管位于两个输入引脚之间，用于箝位输入引脚允许的最大差分信号。

需要特别注意：用万用表测量 ADA4077-2 的 D5/D6 时，两个输入引脚之间并不显示二极管。原因是背靠背二极管前面有两只串联电阻，用来把输入电流限制在 ±10 mA 以内。内部电阻和背靠背二极管共同将差分输入电压限制在 ±Vs，防止基极-发射极结击穿。

ADA4177 则在 ESD 二极管和背靠背二极管之前集成了 OVP 单元，以提高鲁棒性。正因为 OVP 位于更前级，这些二极管的管压降很难用万用表直接测量；不过 ADA4177 输出 ESD 二极管的管压降仍然可测。

建立评估系统

图 3 所示电路用于测量运放电路的电流流向。通道 A 和通道 B 均接成缓冲器，通道 B 的同相输入端经 100 kΩ 电阻接地。只给 V+ 供电而不给 V- 供电，或者反过来只给 V- 供电，就可以通过电压表和电流表读取输入、电源相关变量，再反推出实际电流路径。

情形1：输入悬空

表 4 给出了输入悬空且一路电源未上电时的测量结果。当 V- 供电而 V+ 未上电时，V+ 引脚出现一个负电压；当 V+ 供电而 V- 未上电时，V- 引脚出现一个正电压。ADA4077-2 与 ADA4177-2 的结果接近。输入引脚和电源引脚上都没有观测到大电流，说明输入悬空状态下，运放在单电源轨缺失时仍然是安全的。

情形2：输入接地

表 5 列出了输入接地时的数据。需要注意：IB+ 为负值，表示电流从 +IN 引脚流出；IOUT 为负值，表示电流从 -IN 引脚流出。

以 ADA4077-2 在 V+ 未上电的情况为例，ESD 二极管将 V+ 箝位到 VIN 附近。输入为 0 V 时，V+ 约等于 -0.846 V。电流路径可以这样理解：

• 0.7 mA 电流从 GND（+IN）流向 V+；
• 1.6 mA 电流从 GND（+IN）经过内部电阻、D5，再经 -IN 与 OUT 之间的反馈路径，流入输出端；
• 两路电流最后汇合流到 -15 V，再回到 GND（+IN）。

ADA4177-2 的结果与 ADA4077-2 类似，但内部实现有差别：ADA4177-2 的 D1 是通过横向 PNP 晶体管的发射极-基极实现的，该晶体管会把过压电流从 V+ 引到 V-。图 4 中的 ADA4177 电路显示，9.1 mA 电流从 V+ 返回 V-，与反馈路径中的 0.2 mA 合并为 9.3 mA 流向 -15 V，再回到 GND。

从表 5 看，ADA4077-2 和 ADA4177-2 的输入引脚与电源引脚都没有大电流。也就是说，增益为 +1 且 +IN 接地时，这两款运放可以承受任意顺序的上电。

情形3：有输入

在一个电源轨未上电的情况下，向 +IN 端施加 +10 V 或 -10 V 信号。表 6 的测量显示没有大电流，说明增益 +1 且 +IN 有输入时，这些运放同样能承受任意顺序上电。电流路径分析与情形2 类似，差异主要在于输入电压抬高，箝位电压和支路电流也随之改变，见图 5。

情形4：有输入且电源/输出有负载

实际应用里，运放输出可能要驱动负载，运放电源也可能为其他电路供电，风险往往来自这些外部连接。测试中，在输出与 GND 之间、或未上电的电源引脚与 GND 之间接入 47 Ω 电阻。表 7 是 ADA4077-2 在输出引脚或未上电电源引脚带载时的测量数据。以 V+ 未上电为例，有三种典型风险：

情况1：10 V 输入，47 Ω 输出负载

输出为 1.373 V，约 23 mA 电流从运放输出引脚流出，路径如下：

1. 输入信号源提供 30.2 mA 电流；
2. 其中 24 mA 经 D1 流向 V+，6.2 mA 经 D5 和反馈路径流向 OUT；
3. V+ 处的 24 mA 又分成 1 mA 流向 V-、23 mA 流向 OUT；
4. 最后约 29.2 mA 流经 47 Ω 负载到 GND。

ADA4077-2 本身允许的最大输入电流是 10 mA，因此需要限流。在 +IN 端串联 1 kΩ 电阻，输入电流可降到约 6.8 mA。

情况2：10 V 输入，V+ 接 47 Ω 负载

输入为 10 V 且 V+ 接 47 Ω 负载时，约 170 mA 电流会流入 ADA4077-2，并从 V+ 引脚流向 47 Ω 电源负载。这么大的电流会烧毁内部二极管，损坏芯片。在 +IN 端串联 1 kΩ 电阻，可将输入电流降到约 8.9 mA。图 7 展示了对应电流路径。

情况3：-10 V 输入，47 Ω 输出负载

输入为 -10 V、OUT 接 47 Ω 负载时，约 48 mA 电流流经芯片，功耗约为 48 mA × (-2.5 V + 15 V) = 0.6 W。ADA4077-2 的热阻 $\theta_{JA}$ 为 158 °C/W，因此结温会比环境温度高出约 94.8 °C。如果同时使用两个通道，或者负载更重，结温可能超过 150 °C，导致芯片损坏。此时不应在输入端串限流电阻，而应在输出端增加限流电阻。当 V+ 上电而 V- 未上电时，也会出现相同现象。通过外部电阻限制电流，电路鲁棒性会更好。

对于 ADA4177-2，只有情况3比较需要关注。当存在较大负输入、输出负载较重且 V+ 未上电时，约 53 mA 电流流经芯片，功耗和结温都可能升高。在输出端串联 1 kΩ 电阻，可以避开这个风险。

其他运算放大器在不同上电时序下的表现

不同运放内部二极管、电阻和 OVP 单元的实现差异很大。有的没有内部 OVP 单元，有的没有背靠背二极管，有的没有内部限流电阻。当一路电源未上电时，不同的内部结构会造成不同的电流路径和风险。

以 ADA4084-2 为例，它没有内部限流电阻，也没有 OVP 单元，ESD 二极管直接接到电源和背靠背二极管。表 9 和图 10 展示了 V+ 未上电且输入为 10 V 时的情况。ADA4084 的电流路径与 ADA4077-2、ADA4177-2 在情形3中的表现类似，但由于缺少内部电阻或 OVP 限流，约 60 mA 电流会进入芯片，可能造成损伤。

总结

为了避免过压和闩锁，运放电源应当尽可能同时建立。一般顺序是：

1. 上电时，先建立运放电源，再对输入端施加信号；
2. 关断时，先撤销输入信号，再切断电源。

实际系统往往难以严格遵守上述顺序。当输入信号已经存在时，设计人员需要根据具体电路评估风险。比较有效的做法是限制运放输入电流，让它保持在数据手册规定的规格以内。对无法同时上电的应用，在输入端和输出端增加限流电阻，可以有效提高鲁棒性。

以上分析以 ADI 多款运放为例，更多模拟电路设计与排障案例可以在云栈社区继续查阅。