本文将深入探讨高速电路设计的核心：信号完整性与电源完整性。通过定义高速信号、分析信号回流路径，并结合实际布线原则，帮助工程师规避常见设计陷阱，提升电路性能。
一、高速信号的定义
什么是高速信号？
在数字电路设计中，判断信号是否为“高速”并非仅看其频率高低，信号的边沿时间（上升/下降时间） 更为关键。当信号的边沿时间与信号在PCB传输线上的传播延迟可比拟或更短时，就必须将其视为高速信号来处理，此时传输线效应（如反射、串扰）会变得显著。
同等边沿时间，不同传输距离
考虑一个边沿时间为1ns的信号：
- 传输距离极短：如果走线长度很短，信号从驱动端到接收端的飞行时间远小于边沿时间，传输线效应不明显，可视为低速信号。
- 传输距离较长：当走线长度增加到一定程度，使得信号飞行时间接近或超过1ns时，接收端会在信号跳变完成前就收到入射波，必须考虑阻抗匹配以避免反射，此时应作为高速信号设计。
同等传输距离，不同边沿时间
考虑一段固定长度的PCB走线：
- 边沿时间较慢：例如10ns的边沿时间，信号在跳变期间有充足时间在整条路径上建立稳定电平，波形畸变小。
- 边沿时间极快：例如100ps的边沿时间，信号跳变极其迅速，传输路径上的任何阻抗不连续都会导致严重的反射和过冲，必须进行精确的阻抗控制。
实验总结
通过仿真与实测可以验证：决定信号“高速”属性的核心是信号边沿速率与传输路径电气长度的关系。一个低频但边沿很陡峭的信号（如复位信号），其设计考量可能比一个高频但边沿平缓的信号更严苛。
二、电源完整性分析
电源完整性（PI）的核心是为所有器件提供稳定、干净的供电电压。其与信号完整性（SI）紧密耦合，问题常常同时出现。
1. 信号回流和跨分割
电流总是选择阻抗最小（而非电阻最小）的路径回流。对于高速信号，其回流电流会紧密耦合在信号线下方的参考平面（电源层或地层）上流动。
“跨分割”问题：当高速信号线跨越参考平面上的沟壑（如不同电源区域的分隔）时，其回流路径被迫绕行，导致：
- 回流环路面积急剧增大。
- 环路电感增加。
- 带来严重的电磁干扰（EMI）和信号完整性问题。
图释：信号回流路径示意图。绿色路径为理想的紧耦合回流，红色路径为跨分割导致的远距离绕行回流。
2. 环路电感
由信号路径和回流路径构成的环路会产生寄生电感。根据公式 V = L * di/dt，当高速电流（di/dt大）流经电感（L）时，会产生电压噪声。减小环路面积是降低环路电感、改善PI和SI最有效的方法之一。
3. EMC实际案例
许多设备电磁辐射超标（EMC测试失败）的根源，都可追溯到电源分配网络（PDN）阻抗过高或信号回流路径不完整。例如，一个时钟信号跨分割布线，其扩大的回流环路就像一个小天线，向外辐射能量，导致特定频点辐射发射超标。解决方法是确保关键信号有完整、连续的参考平面。
三、EDA软件中的信号完整性分析与布线原则
现代的PCB设计软件（如Cadence Allegro, Mentor Xpedition等）都集成了强大的信号完整性分析工具，这些工具通常基于IBIS模型进行仿真，能提前预警反射、串扰、时序等问题。要熟练运用这些工具进行高效的分析，离不开扎实的网络与系统知识基础。
在实际布局布线中，需遵循以下核心原则：
- 布局优先：按功能模块分区（如模拟区、数字区、射频区），关键高速器件（如CPU、DDR、SerDes）靠近摆放，缩短互连距离。
- 电源与地平面：尽可能使用完整的平面作为电源和地，为信号提供低阻抗回流路径。多层板设计中，相邻信号层最好采用正交布线以减少层间串扰。
- 关键信号线处理：
- 阻抗匹配：对时钟、差分对、高速数据线进行受控阻抗布线，单端线常见50Ω，差分线常见100Ω。
- 等长布线：对同一总线（如DDR数据线）或差分对进行蛇形线等长处理，以满足建立/保持时间要求。
- 3W原则：为避免串扰，线间距（S）至少应为线宽（W）的3倍。
- 经典原则参考：
- 5-5原则：当信号通过过孔换层时，如果两个参考平面都是地平面，则回流路径是连续的；如果一个为地（GND），一个为电源（PWR），则需在过孔附近放置连接GND和PWR的缝合电容（通常为0.1uF和0.01uF并联），为高速回流提供“近路”。
- 20H原则：为了减小电源层与地层边缘的电磁辐射，可将电源层内缩，使其边界比地层边界至少小20倍于两层间介质厚度（20H）的距离。
- 包地：对特别敏感或干扰源大的信号线，可用地线进行包覆隔离。
掌握这些信号与电源完整性的基本原理及布线规则，是成功完成高速PCB设计的前提。在实际项目中，应结合仿真工具预先分析，并在设计评审中重点检查电源地系统、关键信号路径及规则符合性，从而一次性获得高性能、高可靠性的硬件设计。 | 
发表于 2025-12-27 11:36:19
|
查看: 31|
回复: 0
