硬件电路设计全流程解析：从思路到调试与DC-DC电源设计

献给那些刚开始或即将开始设计硬件电路的朋友们！在初次接触电路板设计时，面对网络上诸如信号完整性、EMI（电磁干扰）、电源完整性等纷繁复杂的经验知识，难免会感到无所适从。别担心，让我们一步步来梳理清楚。

硬件电路设计的总体思路

1. 把握宏观框架：设计硬件电路，首要任务是理解整体的框架和架构。一个清晰的架构能为你节省大量时间，包括前期设计规划和后期调试阶段。看到优秀的参考设计时，切勿直接复制，先理解其设计意图。这不仅能提升你的电路理解能力，也能有效避免潜在的设计错误。
2. 关键在于选型：优先确定核心IC芯片，找到其数据手册。能够阅读并理解其中的关键参数是否符合你的设计需求，是硬件工程师能力的体现。这需要长期的积累。在此期间，要善于提问，尤其在硬件设计领域，自己苦思不得其解的难题，他人的一句点拨可能就豁然开朗。
3. 核心三部分：硬件电路设计主要包括三个部分：原理图、PCB（印制电路板）和物料清单（BOM）表。原理图设计是将设计思路转化为电路图纸；PCB设计则是将原理图转化为实际的电路板布局布线；BOM表则用于归纳生产所需的全部元器件。
4. 工具的选择：对于初学者，Protel（即Altium Designer） 容易上手，在国内应用广泛，应对一般设计工作已足够。实际上，无论使用简单的Protel还是复杂的Cadence工具，硬件设计的大环节是相通的。主要区别在于操作逻辑：Protel类似Windows的操作，是先选中对象再执行命令；而Cadence的Concept & Allegro则是先输入命令再选择对象，初次切换会有些不习惯。

设计的大环节都包含：原理图设计 -> PCB设计 -> 制作BOM表。

硬件电路设计详细流程

1. 建立原理图库：要在原理图中放置一个新元件，必须先建立该元件的库。库中定义了元件的管脚定义、电气属性，并以图形符号表示（通常是一个代表IC本体的矩形，周围是代表管脚的短线）。使用广泛的工具如Protel，很多元件都有现成的库可用，非常方便。此时需分清IC Body、Input Pin、Output Pin、Analog Pin、Digital Pin、Power Pin等概念的区别。
2. 绘制原理图：有了充足的元件库，就可以根据数据手册和系统设计要求，在原理图上用导线（Wire）连接相关元件，并在适当位置添加线条（Line）和文本（Text）注释。Wire具有电气属性，用于连接相同网络；Line没有电气属性，仅用于绘制图形注释。还需理清Wire、Line、Bus、Part、Footprint等基本概念。
3. 生成网络表：完成原理图后，需要生成网络表（Netlist）。这是连接原理图和PCB的桥梁。电脑通过处理网络表，将我们理解的原理图转化为PCB布局布线所需的数据。
4. 电气规则检查（ERC）：在开始画PCB之前，务必先进行ERC。它能检查一些原理图上的基本设计错误，例如多个输出引脚直接相连等问题。但请注意，ERC只是基于固定规则的检查，不能替代设计者本人对电路逻辑的仔细审核。
5. 确定板框与叠层：导入网络表后，PCB编辑器里会布满元件和飞线（预拉线）。首先需要在禁止布线区（Keepout Layer）或机械层绘制板框，以限定布线区域。需根据产品需求确定板子的尺寸（长、宽、厚）。同时，规划好电路板的叠层结构，例如一个四层板，常见的规划是：顶层走信号、中间第一层铺电源、中间第二层铺地、底层走信号。
6. 元件布局：这是极为关键的一步，很大程度上决定了后期布线的难度。哪些元件放在正面，哪些放在背面，需要综合考量。对于初学者，注意将模拟电路部分与数字电路部分进行隔离，同时考虑好元器件的机械安装位置和电源的拓扑结构。由于你绘制了原理图，对每个元件的功能有清晰认识，这有助于做出合理的布局决策。
7. PCB布线：布线与布局往往是互动进行的。有经验的设计者能在布局阶段预判布线的难易程度。如果某些区域布线困难，可能需要返回去调整布局。对于高速数字电路，布线涉及复杂的信号完整性问题，但在信号频率不高的场合，应以布通为第一原则。
8. 设计规则检查（DRC）：布线完成后，必须运行DRC。它会标注出未布通的网络和违反设计规则的地方，需要逐一排查和修正。
9. 后期处理与生产文件：根据需求，可能需要对PCB进行敷铜（有助于改善EMI性能，但可能增加成本），并将焊盘出线处做成泪滴状（增强连接可靠性，有些PCB工厂会代为添加）。最后，将PCB文件转换为Gerber文件（一种标准光绘格式）即可交付PCB工厂生产。
10. 准备BOM与焊接：可以通过原理图工具直接导出BOM表。对于小批量或研发板，用Excel管理较为方便。建议新手在第一个版本时，不要将所有BOM物料一次性交给工厂焊接。最好是等PCB板到手后，根据BOM表自己准备元件，然后逐个焊接、逐个调试，这样更便于定位问题。

硬件调试入门指南

1. 上电前检查：拿到焊接好的电路板，第一步不是急着通电测试功能。先用万用表检查关键网络是否有异常，重点是测量电源（VCC）与地（GND）之间是否短路。这一步虽然简单，但能避免许多灾难性后果，节省大量后续调试时间。
2. 检查电源输出：确认电源网络无短路后，可以上电。首先只焊接电源管理芯片及其最小外围电路，检查其输出电压是否为设计值。对于多路电源，建议逐一焊接和调试。
3. 排查电源短路：如果发现电源对地短路，需结合原理图分析可能性，并采用“割线”方法（断开部分线路）逐步缩小范围，排查是PCB制造问题、装配焊接问题还是自身设计问题。
4. 电源无输出：检查电源芯片的输入电压是否正常，使能信号是否正确，分压电阻、反馈网络等关键外围电路是否连接无误。
5. 电源输出偏差大：若输出电压偏差超过10%（例如），首先检查分压电阻的精度（通常要求1%），并核对反馈网络的参数。
6. 观察电源瞬态响应：在条件允许的情况下，使用示波器捕获电源上电瞬间的波形，观察电压从无到有的建立过程是否平稳、有无过冲或振铃，这对于评估电源稳定性很重要。

核心知识：DC-DC电源设计原理

电源设计无疑是整个电路板最重要的一环。我们最常遇到的应用场景是从一个较高的稳定输入电压（如12V）得到一个较低的稳定输出电压（如3.3V），这就是DC-DC（直流-直流）转换。最常用的两种稳压芯片是：LDO（低压差线性稳压器） 和基于 PWM（脉宽调制）的开关电源。

线性稳压电源（LDO）工作原理

线性稳压电源的内部结构可以简化为一个反馈控制系统。其目的是从高电压Vs得到低电压Vo。

该电路包含一个由电池Vs、电阻R1和R2组成的分压网络。分压点V+连接到误差放大器的正输入端。放大器的负输入端连接到一个稳定的内部参考电压Vref。放大器的输出Va控制一个MOSFET的导通程度。

其稳压过程如下：假设输出电压Vo降低 -> 分压点V+随之降低 -> 误差放大器输出Va降低 -> MOSFET导通阻抗变小 -> MOSFET上的压降（Vs-Vo）减小 -> 从而将Vo抬升，抑制其降低。反之，当Vo升高时，通过负反馈回路会抑制其升高。

LDO的特点是：电路结构简单，反馈环路短，因此噪声小，瞬态响应快。但由于输入输出电压差全部消耗在内部的MOSFET上（以热量形式散发），所以其效率较低，通常用于小电流、对噪声和电压精度要求高的场合。

开关电源（PWM）工作原理

开关电源采用不同的思路实现电压转换。其核心电路包含一个由PWM信号驱动的开关网络（通常为上、下两个MOS管，Vg1和Vg2反相导通）、一个电感L和一个电容C构成的滤波网络。

Vg1和Vg2是反相的方波信号，控制两个MOSFET交替导通，从而在电感L的左端产生一个幅值为Vs的方波电压Vp。这个方波经过LC低通滤波器后，得到平滑的直流输出电压Vo。

为了稳定Vo，引入了反馈控制环：Vo通过分压电阻（R1, R2）得到采样电压V+，送入误差放大器的负端。误差放大器的正端接固定参考电压Vref。误差放大器的输出Va，作为一个比较电平，送入PWM比较器的正端。PWM比较器的负端接入一个固定的三角波Vt。当Va高于三角波时，PWM比较器输出Vpwm为高电平；反之则为低电平。这样，Va的电压值就决定了Vpwm方波的占空比。Vpwm经过门逻辑电路，生成两路反相的驱动信号Vg1和Vg2，去控制MOSFET开关。

其稳压过程如下：假设输出电压Vo升高 -> V+升高 -> 误差放大器输出Va降低 -> Vpwm占空比降低 -> Vg1占空比降低，Vg2占空比升高 -> 电感左端方波Vp的占空比降低 -> 经过滤波后Vo降低，从而抑制了Vo的上升。反之亦然。

下图展示了开关电源控制环路中的关键波形时序关系：三角波Vt、PWM比较器输出Vpwm、上管驱动Vg1、下管驱动Vg2以及电感左端的电压Vp。可以看到Vg1与Vpwm同相，Vp与Vg1相同。

开关电源的特点是：因为功率MOSFET工作在完全导通或完全关断状态，理论上的损耗很小，因此效率很高。但其内部结构复杂，影响噪声的因素多，且反馈环路长，导致其输出噪声通常大于LDO，瞬态响应也较慢。

高速信号设计的常见误区

• 高速看的是信号边沿，不是时钟频率。

  1. 通常，时钟频率高的信号，其上升沿也快，可视为高速信号。但反之不成立，时钟频率低的信号，如果上升沿很陡峭，同样要按高速信号处理。因为陡峭的边沿包含了丰富的高频分量。设计不当会导致边沿变缓、出现过冲、下冲或振铃。例如，I2C总线在超快速模式下，时钟仅1MHz，但其规范要求上升/下降时间不得超过120ns，很多设计就栽在这个细节上。
  2. 因此，我们更应关注信号的带宽。一个经验公式是：带宽(BW) × 上升时间(Tr, 10%~90%) ≈ 3.5。

• 示波器的选择

  1. 很多人关注示波器的采样率，却忽略了更重要的参数——带宽。认为采样率超过信号时钟频率两倍即可的观点是错误的，这是对采样定理的误解。采样定理针对的是带宽有限的理想信号，而实际的数字信号边沿陡峭，频谱很宽。为了真实捕获信号，必须保证示波器及探头对信号高频分量造成的失真在可接受范围内。
  2. 那么如何选择带宽？理论上，示波器带宽达到信号带宽的5倍时，捕获信号的失真小于3%。若要求放宽，选择带宽为信号带宽3倍的示波器也能满足大多数需求。务必注意，最终的系统带宽由示波器和探头共同决定，不要忽视探头的带宽指标。

掌握从设计思路、工具使用、PCB实战到核心电源原理及调试技巧的全流程，是每位硬件工程师成长的必经之路。关于更多底层原理和深入的技术讨论，你可以在 yunpan.plus 这样的计算机基础技术社区中找到丰富的资源。

参考资料

[1] 看大神是怎么搞定硬件电路设计的, 微信公众号：mp.weixin.qq.com/s/eV2m7lLOw5lIFBJkjPiu8A

版权声明：本文由 云栈社区 整理发布，版权归原作者所有。