台积电 CoWoS 良率超 98%，2029 年将实现 14 倍光罩尺寸

台积电先进封装技术暨服务副总经理何军近日对外披露，5.5 倍光罩尺寸 CoWoS-L 大尺寸硅中介层封装已正式进入量产阶段。面向多家 AI 客户，产品良率已稳定达到 98% 以上，部分优质批次甚至可以达到 99%，大尺寸 2.5D 封装工艺长期以来的良率难题，算是有了实质性的解法。

图源：台积电

据介绍，这次量产的 5.5 倍光罩 CoWoS，单封装最高可容纳 12 组 HBM4 内存堆栈，并支持多颗计算芯粒异构集成。目前已经完成多家 AI 芯片客户的产品验证，意味着台积电已经有能力稳定交付高复杂度 Chiplet 方案，这也将直接支撑新一代大算力 AI 加速器 落地。

何军表示，当前 CoWoS 封装产能已经非常接近客户实际需求，但还没有达到完全供需平衡的状态。公开数据显示，台积电目前运营 10 座先进封装工厂，过去三年 CoWoS 产能几乎每年翻倍增长。市场机构预测，2026 年底 CoWoS 等效 12 英寸晶圆月产能将达到 14 万片，2027 年月产能目标进一步上调至 22 万片区间。

图源：台积电

除了继续扩产，台积电也在推进更大尺寸的先进封装路线。何军透露，台积电计划到 2029 年将封装尺寸提升至现有光罩规格的 14 倍，届时单个封装将能够容纳多达 10 个大型计算芯片和 20 个 HBM 堆叠，目标直接对准未来超大规模 AI 算力芯片的需求。

不过，封装环节的良率卡点虽然解除了，供应链瓶颈却还在。台积电方面称，当下制约 AI 芯片交付的核心约束已经不再是 CoWoS 工艺本身，而是 HBM 高带宽内存及 ABF 载板供应紧缺，这将成为未来一段时间限制高端 AI 加速器出货的主要因素。

图源：英特尔

行业分析认为，AI 算力 正在从传统数据中心训练场景，向 PC、手机、AR/VR、机器人、车载端侧全面渗透。Chiplet 异构集成已经成为行业主流范式，系统级封装优化的权重持续提升，产业竞争也不再只是聚焦单芯片制程节点。

值得注意的是，英特尔 EMIB-M 作为 CoWoS 的主要对标路线，当前已经实现 6 倍光罩能力，计划 2026 至 2027 年扩至 8 倍、2028 年冲击 12 倍光罩规格；EMIB-T 则是其增强供电的衍生版本，二者将与台积电 CoWoS 形成直接竞争格局。

消息数据来源：经济日报、wccftech、reddit

文章内容仅为分享与讨论，不代表我方赞成或认同。部分图文素材源于网络，侵权请联系删除。