最近开关应用用得比较多，正好把 MOS 管的导通条件、损耗和驱动电路整理成一篇笔记。部分原理图是让 AI 帮忙生成的，效果大差不差，我只做了一些修正。先回到最关键的问题：MOSFET 导通，到底看什么？
MOSFET 导通看什么？
MOSFET 是否导通，主要取决于栅极与源极之间的电压，而不是栅极对地的电压。
- NMOS：
VGS 为正，并且达到足够幅度时导通。
- PMOS：
VGS 为负，并且达到足够幅度时导通。
NMOS 高电平导通（G 比 S 高）；PMOS 低电平导通（G 比 S 低）。
NMOS 示例
Source = 0 V
Gate = 5 V
VGS = +5 V → 导通
对于高边 NMOS：
Source = 12 V
Gate = 5 V
VGS = -7 V → 不导通
Source = 12 V
Gate = 18 V
VGS = +6 V → 导通
因此，高边 NMOS 的 Gate 必须高于已经升高的 Source 电压。我自己的记法是 NGS：NMOS 管 G 比 S 位置靠前，G 更高就导通。
PMOS 示例
Source = 12 V
Gate = 12 V
VGS = 0 V → 关闭
Source = 12 V
Gate = 7 V
VGS = -5 V → 导通
事情是对称的，PMOS 反过来记就是 PSG：S 大于 G 时导通，和上面的示例一致。
VGS(th) 不等于完全导通电压
数据手册中的 VGS(th) 是 MOSFET 刚开始通过很小测试电流时的门槛，不代表它已经能低损耗地承载额定电流。
因为 G 是连接控制器的，也是我们唯一可以干预的地方。
例如参数：VGS(th) = 1～2 V，RDS(on) = 20 mΩ @ VGS = 4.5 V，说明约 1～2 V 时只是开始导通；要达到标称 20 mΩ 的低导通电阻，需要约 4.5 V 的栅源电压。如果只用 3.3 V 驱动，必须确认数据手册明确给出了 VGS = 2.5 V 或 VGS = 3.3 V 下的 RDS(on)。
选择逻辑电平 MOSFET 时，应优先查看 RDS(on) 的测试条件，而不是只看 VGS(th)。至少 GS 条件是最基本的，这点别省。
最大栅源电压
MOSFET 的栅极氧化层很薄，不能超过数据手册规定的最大栅源电压。常见器件限制为 ±20 V；但部分低压器件可能只有 ±8 V、±10 V 或更低。
高边 PMOS、栅极驱动器或存在电源尖峰时，可以在 Gate 与 Source 之间增加齐纳管或专用钳位器件，限制 |VGS|。
NMOS 与 PMOS 对比
在相同耐压、芯片面积和工艺条件下，NMOS 通常优于 PMOS，主要原因是电子迁移率高于空穴迁移率。
| 特性 |
NMOS |
PMOS |
RDS(on) |
通常较低 |
通常较高 |
| 同电流所需芯片面积 |
较小 |
较大 |
| 导通损耗 |
较低 |
较高 |
| 峰值电流能力 |
通常较强 |
通常较弱 |
| 开关速度 |
通常较快 |
通常较慢 |
| 栅极电荷 |
通常较小 |
通常较大 |
| 低边驱动 |
简单 |
很少使用 |
| 高边驱动 |
需要专用驱动 |
简单 |
| 型号和成本 |
选择多、成本低 |
选择相对少 |
如果只比较 MOSFET 本身性能，优先选 NMOS；板子上需要简单、低成本的低压高边开关时，PMOS 更方便；需要低损耗、大脉冲电流或快速 PWM 时，优先 NMOS。
导通损耗
MOSFET 完全导通后的主要损耗为：
$P_{\text{cond}} = I_D^2 \times R_{DS(on)}$
比如现在电流 3 A，NMOS 的 RDS(on) = 20 mΩ，PMOS 的 RDS(on) = 60 mΩ，则瞬时导通损耗为：
$P_{\text{NMOS}} = 3^2 \times 0.02 = 0.18\ \text{W}$
$P_{\text{PMOS}} = 3^2 \times 0.06 = 0.54\ \text{W}$
在这个例子中，PMOS 的导通损耗是 NMOS 的三倍。另外 RDS(on) 会随结温升高而增大，实际损耗还会更高一些。
开关损耗与栅极电荷
MOSFET 的 Gate 在直流状态下几乎不消耗电流，但它本身有电容，每次开关都要对栅极电荷充放电。驱动器平均电流近似为：
$I_{\text{drive}} \approx Q_G \times f_{sw}$
栅极驱动功耗近似为：
$P_{\text{gate}} \approx Q_G \times V_{\text{drive}} \times f_{sw}$
其中 QG 为总栅极电荷，Vdrive 为栅极驱动电压，fsw 为开关频率。开关过程中 Drain 电压和电流还会短时间重叠，从而产生开关损耗。
低边开关
低边 NMOS 的 Source 接地，负载位于电源和 Drain 之间。按 NGS 来记，G＞S 导通；如果 S 是 GND，那 G 只要高于地电位就行。
VGS 以地为参考，控制简单；可以由逻辑电平或普通栅极驱动器控制；容易串联采样电阻测量负载电流；适合 PWM 和峰值电流控制；通常能使用低导通电阻 NMOS。
但负载断电时并不一定与正电源隔离，看图就知道负载一直连在 +V 上。另外负载低端会快速跳变，不适合所有接地敏感负载。
PMOS 高边开关
PMOS 的 Source 接正电源，Drain 接负载，同样按 PSG 来记。
Gate 拉到 Source 电位：VGS ≈ 0，关闭；Gate 向地拉低：VGS < 0，导通。如果 G 被拉低到 7 V，而 S 为 12 V，则 VGS = -5 V，刚好满足导通条件，所以一般不会直接驱动，要看下面的设计。
上拉电阻保证 MCU 复位或失电时 PMOS 默认关闭，因为此时 G 被拉到 S，构不成打开条件；一旦 MCU 驱动 Q1 导通，PMOS 的 Gate 被拉低，S 大于 G，主开关刚好打开。
NMOS 高边开关
高边 NMOS 导通后，其 Source 电压接近电源电压；为了保持足够的 VGS，Gate 必须进一步高于电源电压。注意这里是 NMOS，要保持 G 高于 S。例如：
电源及 Source ≈ 12 V
要求 VGS = 6 V
需要 Gate ≈ 18 V
因此高边 NMOS 通常需要自举驱动器、电荷泵驱动器、隔离式栅极电源，或专用高边开关芯片。
因为电源一般连 Source，GS 之间的差值确定后，Gate 电压也就确定了，很好算。
自举驱动
自举是利用二极管和电容产生随高边 Source 一起浮动的栅极驱动电源。
低边或开关节点接近地时，自举电容通过二极管充电；高边 NMOS 需要导通时，驱动器利用自举电容把 Gate 抬高。Source 电压上升时，自举电容随 Source 一起上升，继续保持正的 VGS。
体二极管
功率 MOSFET 内部存在固有体二极管；因此即使 VGS = 0、MOSFET 已关闭，在特定 Drain/Source 电压方向下仍可能导电。
单个 MOSFET 不能实现两个方向都完全隔离；如需双向截止，通常使用两个 MOSFET 反向串联：
感性负载与反电动势
线圈、继电器、电机等感性负载的电流不能瞬间变化，MOSFET 关断时，电感会产生反向高压：
$V_L = L \frac{di}{dt}$
如果没有钳位，这个尖峰可能击穿 MOSFET。
简要选择原则
| 应用场景 |
推荐方案 |
| 普通低边开关 |
NMOS |
| 简单的低压高边开关 |
PMOS |
| 低损耗高边开关 |
NMOS + 高边驱动器 |
| 半桥/全桥 |
NMOS + 专用驱动器 |
| 双向完全关断 |
两只背靠背 MOSFET |
| 感性负载快速释放 |
NMOS + TVS、RCD 或有源钳位 |
| 低频、低电流、成本优先 |
PMOS 高边 |
| 大电流、快速 PWM、效率优先 |
NMOS |
实际上，核心就是 GS 之间的电压关系；后面的很多问题，都来自器件本身的不完美。日常做开关，还是 NMOS 用得多。
发表于 2 小时前
|
查看: 3|
回复: 0
