博通发布全球首款面向6G与5G-A的射频芯片，采用5nm工艺支持大规模MIMO

全球半导体巨头博通（Broadcom Inc.）近日发布了一款备受瞩目的新品——BroadPeak™。这并非普通的芯片，而是业界首款专门面向大规模多输入多输出（MIMO）与射频拉远单元（RRH）应用的射频数字前端（DFE）系统级芯片（SoC）。它的出现，直接瞄准了即将到来的5G-Advanced（5G-A）标准，并为未来的6G网络奠定了硬件基础。

这款芯片最引人注目的亮点，在于其采用了5nm先进CMOS工艺，在单芯片上高度集成了数字前端与模数/数模转换器（ADC/DAC）模块。官方数据显示，相比现有的大规模MIMO和RRH解决方案，BroadPeak能够实现最高达40%的功耗降低。其工作频段覆盖400MHz至8.5GHz，特别是能够支持6.425–7.125GHz的5G-A n104高频段以及7–8.5GHz的潜在6G中频段，标志着它成为了首款满足下一代标准技术要求的射频方案。

随着AI应用爆发和数据流量持续激增，移动网络对容量和速率的要求日益严苛。大规模MIMO作为提升网络覆盖与容量的核心技术，其背后的射频架构必须同步演进。BroadPeak SoC正是为此而生，它旨在为运营商和设备厂商设计下一代大容量、高速率的无线基础设施提供核心支撑。

BroadPeak BCM85021 核心规格一览

为了让大家更清晰地了解这款芯片的能力，我们将其主要技术亮点整理如下：

• 配置支持：支持32发32收8反馈（32T32R8FB）等多种配置型号。
• 频率范围：射频载波频率覆盖400MHz至8.5GHz，具备高度灵活性。
• 集成功能：单芯片集成了数字预失真（DPD）、载波聚合、峰均比抑制、数字上下变频、增益控制与滤波等关键功能。
• 带宽性能：
  • 输入瞬时带宽（iBW）最高860MHz。
  • 输出瞬时带宽（oBW）最高800MHz。
• 线性度指标：在开启DPD时，邻道泄漏比（ACLR）优于-50dBc。
• 处理速度：DPD学习速度相比常规方案提升高达100倍。
• 数据转换：ADC/DAC采样率最高可达19.6GS/s。
• 带宽与增益：
  • 接收端（RX）带宽：100MHz–860MHz、1.6GHz。
  • 发射/反馈端（TX/FB）带宽：200MHz–1.6GHz、3.2GHz。
  • 增益控制范围：RX/FB为30dB，TX为25dB。

行业声音：携手迈向下一代网络

对于此次发布，博通及其合作伙伴的高管也发表了看法，揭示了此次技术突破背后的产业合作与意义。

博通物理层产品事业部副总裁兼总经理Vijay Janapaty指出：“随着5G向6GHz及以上频段拓展以支持AI与高数据量应用，基础设施必须同步演进。我们的新一代大规模MIMO SoC旨在为未来连接提供顶级的线性度与能效。BroadPeak SoC在8.5GHz频段下集成了DFE、AFE与高线性度数据转换器，为下一代基站带来了最高40%的能效提升。”

Altera总裁兼首席执行官Raghib Hussain强调了开放合作的重要性：“移动网络向5G-A与6G演进，需要在芯片平台层面进行深度、开放的优化合作。我们与博通的合作，以及Altera Agilex™ 7 FPGA与BroadPeak SoC的成功互通测试，验证了下一代射频平台可扩展、高性能的基础，让设备商与运营商能够灵活地开展创新。”

日立全球逻辑首席增长与转型官Siba Satapathy则从软件生态角度进行了补充：“无线接入网（RAN）的智能化要求越来越高，量产级软件的重要性已不亚于底层芯片。通过与博通联合开发BroadPeak SDK，我们简化了硬件复杂度，开放了先进的DFE能力，确保下一代大规模MIMO、RRH与开放RAN架构不仅能创新，更能实现规模化商用。”

据悉，博通已开始向早期客户与合作伙伴交付BroadPeak BCM85021样片。这款芯片的推出，不仅是博通在CMOS工艺和射频设计领域深厚技术积累的体现，也预示着5G-A与6G的竞赛已从标准制定延伸至核心硬件落地阶段。对于关注前沿通信技术的开发者和行业观察者来说，这无疑是一个值得深入研究的标志性事件。如果你想了解更多关于底层硬件与网络系统演进的话题，可以到云栈社区的相关板块与同行交流探讨。