LDO性能优化全指南：启动过冲控制、瞬态响应提升与并联设计

本文围绕 LDO 性能优化的关键环节展开，系统梳理了从启动过程控制、不同负载条件下稳定工作到瞬态响应提升的全链路应用技巧。内容涵盖启动过冲抑制、电子负载在 CC/CR 模式下的适应性优化、启动震荡改善、负载瞬态响应增强以及多器件并联设计等实用方向。通过原理分析与方法总结，旨在为工程师提供一系列可实施的 LDO 电路优化方案，助力实现更稳健、高效的电源设计。

1. LDO 基础简介

LDO（Low Dropout Regulator，低压差线性稳压器）是一种直流线性稳压器，其核心特点是能在极低的输入输出电压差下稳定工作。压差（Dropout Voltage）指在特定负载电流下，维持额定输出所需的最小输入电压与输出电压之差，即 $V_{in}-V_{out}$。例如，压差为 0.2V 的 LDO 若需稳定输出 3.3V，输入电压只需达到 3.5V 即可。

典型的 LDO 包含基准电压源、误差放大器、调整管和反馈电阻网络，构成一个闭环控制系统，电路结构如图 1 所示。当输出因负载或输入变化偏离设定值时，反馈电压随之改变。误差放大器检测这一差异，并反向调节调整管的导通程度，将输出电压拉回目标值，形成连续、动态的精密调节过程。

上述 LDO 典型结构是实现稳压功能的基础。但在实际复杂的应用环境中，为保障自身与后级负载电路安全可靠运行，LDO 通常集成了多种保护功能。图 2 为圣邦微电子（SGMICRO）SGM2205 的内部结构图，其集成有子稳压器、使能逻辑、参考电压、限流与过热保护、反灌电流保护及快速放电等模块。

LDO 的架构与工作原理理论上很清晰，但真正应用到电路设计中，工程师常会面临一系列由实际工况引发的难题。下面聚焦几个关键场景，说明对应的优化方法。

2. 启动过冲控制

2.1 产生原理

图 3 中，LDO 的 EN 端通过上拉电阻与 $V_{in}$ 相连，$V_{in}$ 从 0 开始缓慢上升。当 $V_{en}$ 上升到大于阈值 $V_{ih}$ 时，$V_{out}$ 开始有输出（如图 4 中红色虚线标记）。此时 $V_{in}$ 仍低于 $V_{out\_nom}+V_{drop}$，LDO 工作在压差区，$V_{out}$ 以 $V_{drop}$ 的压差跟随 $V_{in}$ 上升，环路尚未参与调节。

当 $V_{in}$ 上升到大于 $V_{out\_nom}+V_{drop}$ 后，环路开始调节输出并试图稳压至设定值。但环路响应需要一定时间，在此过程中 $V_{out}$ 仍会跟随 $V_{in}$ 上升，因此表现为输出过冲。启动过冲波形示意见图 5。

2.2 抑制方法

若想抑制因工作状态从压差区切换到稳压区、受环路响应速度限制而引入的输出过冲，一种做法是提高 $V_{in}$ 的上升速度：使 EN 使能 $V_{out}$ 输出时，$V_{in}$ 已迅速升高到大于 $V_{out\_nom}+V_{drop}$，进入稳压区，从而抑制过冲。波形示意如图 6。

另一种做法是在 EN 端对地并联电容，降低 $V_{en}$ 的上升速度，让 EN 使能 $V_{out}$ 输出时，$V_{in}$ 已经升高到大于 $V_{out\_nom}+V_{drop}$，同样可消除输出过冲。波形示意如图 7。

3. 电子负载 CC 模式带载启动分析

LDO 启动初始阶段，其输出电流能力并未达到额定最大值，而是随着 $V_{out}$ 的逐步建立而稳步提升。此时若使用电子负载的恒流（CC）模式并设置较大拉载电流，可能因 LDO 尚不具备足够带载能力，导致输出电压无法建立，启动失败。

分析过程如下：

1. 当电子负载（EL）带小负载电流 $I_{o\_small}$ 上电启动时，LDO 最大输出电流 $I_{out\_max} > I_{o\_small}$。参考图 8，假设 $I_{out\_max}=50\text{ mA}$，$I_{o\_small}=10\text{ mA}$，则最多有 40 mA 输出电流可用于给 $C_{out}$ 充电，因此 $V_{out}$ 可以正常建立。

2. 当电子负载带大负载电流 $I_{o\_large}$ 上电启动时，$I_{out\_max} \le I_{o\_large}$。假设 $I_{out\_max}=50\text{ mA}$，$I_{o\_large}=100\text{ mA}$，由于 LDO 最大输出电流不足以满足电子负载抽取的电流，一开始 $C_{out}$ 存储的电荷也会被全部抽走，$V_{out}$ 跌落到 0 V，进而触发 LDO 输出短路保护。最终电子负载抽取的电流为短路保护限流值 $I_{short}$。没有多余电流给 $C_{out}$ 充电，$V_{out}$ 无法正常建立。

4. 电子负载 CR 模式注意点

电子负载的恒阻（CR）模式并非真正阻性，而只是模拟电阻特性。其工作原理是先检测电子负载两端电压，再根据欧姆定律计算需要拉载的电流。然而，在电压检测的时间段内，负载电流处于不确定状态。因此应特别注意：避免在电子负载开启瞬间拉载电流超出 LDO 最大输出电流能力，否则可能因过流触发 LDO 短路保护。

5. LDO 启动震荡改善

5.1 产生原因

LDO 启动过程中，启动电流过大可能导致输入电源发生震荡，表现为 $V_{in}$ 出现震荡或回沟，波形示意如图 10。

注意：$V_{out}$ 的启动平台属于 LDO 芯片本身特性，与 $V_{in}$ 发生震荡这一现象无关。

5.2 改善方法

1. 减小输出电容

根据公式 $I = C \cdot \frac{dU}{dt}$，若减小输出电容 $C_{out}$，启动电流随之降低，$V_{in}$ 震荡会有一定改善。

2. 增大输入电容

增大输入电容 $C_{in}$，一方面有利于稳定 $V_{in}$ 电压；另一方面降低了 $V_{in}$ 的启动速度，从而降低 $V_{out}$ 的启动速度。由公式 $I = C \cdot \frac{dU}{dt}$ 可知，降低 $V_{out}$ 启动速度可进一步减小启动电流，$V_{in}$ 震荡可进一步改善。

6. 负载瞬态响应优化

6.1 增大输出电容

通常 LDO 输出端会并联 μF 级大电容。无论何种类型的电容，都存在寄生等效串联电阻（ESR）。合理利用大电容及 ESR 产生的零点，并设置合适的零点位置，可以保证系统稳定性。此外，PCB 走线和芯片内部连线还会寄生出等效串联电感（ESL），同样会对 LDO 瞬态响应产生影响。

因此，分析负载瞬态响应过冲/欠冲电压时，需要多考虑两个因素：① 电流流经 ESR 产生的压降 $\Delta V_{ESR}$；② 输出电容寄生 ESL 上因电流变化产生的压降 $\Delta V_{ESL}$，如图 11 所示。

采用图 11 电路分析 LDO 瞬态特性时，为便于分析，在 LDO 输出端施加一个从 0 阶跃到最大输出电流、再阶跃回 0 的负载电流。

图 12 展示了负载电流阶跃后的输出电压响应。如果负载电流 $I_{out}$ 从小到大阶跃，输出电压会产生一个大的跌落，在 $\Delta t_1$ 时间内降低 $V_{dip}$。之后输出电压趋向平衡，经过 $\Delta t_2$ 后达到稳定，此时的输出电压比轻载时低 $V_{diff}$（由负载调整率引入）。

如果负载电流从高到低阶跃，输出电压会产生一个大的峰值，在 $\Delta t_4$ 时间内上升 $V_{peak}$。之后经过 $\Delta t_5$ 后稳定，此时的输出电压比重载时高 $V_{diff}$。定量分析如下：

式(3)中，$\Delta V_{ESR}$ 和 $\Delta V_{ESL}$ 分别是输出电压变化在输出电容 ESR 和 ESL 上产生的压降。由式(3)可见，$V_{dip(peak)}$ 是负载电流变化幅度 $\Delta I_{out}$、响应时间 $\Delta t_{1(4)}$、输出电容 $C_{out}$ 和旁路电容 $C_b$ 的函数。显然，增大 $C_{out}$ 可以减小 $V_{dip(peak)}$。

式(4)中，$BW_{cl}$ 为系统环路带宽，$C_{par}$ 为调整管栅极电容，$\Delta V_G$ 为负载阶跃后调整管栅极电位变化量，$I_{SR}$ 为调整管栅极驱动电流。下文将进一步分析：增加假负载（贴片功率电阻）可以增大系统环路带宽 $BW_{cl}$，减小响应时间 $\Delta t_{1(4)}$，从而减小 $V_{dip(peak)}$。

6.2 增加假负载

图 13 给出了系统的交流小信号模型，用于研究 LDO 频率响应特性，此处调整元件为 PMOS 管。

为分析环路稳定性，先将图 13 中反馈回路的 A 点断开，再分析系统环路传输函数。根据增益辅助定理，$V_{FB}$ 与 $V_{REF}$ 之间的传递函数为式(5)：

假设误差放大器为一阶模型，仅考虑其输出主极点对系统稳定性的影响；$R_{par}$ 和 $C_{par}$ 分别为误差放大器与调整管连接点（PMOS 栅端）的对地等效电阻和电容；$g_a$、$g_p$ 分别是误差放大器和调整管的等效跨导；$Z_O$ 为输出端等效阻抗，表达式为式(6)：

其中 $C_{out}$ 是 LDO 输出端外接大电容，其串联等效电阻为 $R_{ESR}$；旁路电容 $C_b$ 通常为 100nF，且 $C_b \ll C_{out}$，选择低 ESR 电容并忽略其 ESR；$R_{ds}$ 是调整管导通电阻，一般有 $R_{ds} \gg R_{ESR}$。

结合式(5)和式(6)，得到影响 LDO 系统稳定性的主要零极点，如式(7)~式(10)：

式(7)中，$R_{ds} \approx 1/\lambda I_D$，$\lambda$ 为 PMOS 调整管的沟长调制系数，$I_D$ 为 PMOS 调整管漏电流。注意 $I_D$ 不等于负载电流 $I_L$，还包括采样电阻对地漏电流 $I_{sense\_gnd}$，即 $I_D = I_L + I_{sense\_gnd}$，如图 14 所示。通常规格书会给出 $I_{sense\_gnd}$ 的最小值，用以限定空载时主极点最小值，保证最小系统环路带宽和稳定性。

由式(7)~式(10)可见：主极点 $P_O$ 由输出电容 $C_{out}$ 和等效负载 $R_L'$（$R_L'=R_L\parallel(R_1+R_2)$）并联构成；极点 $P_a$ 由 $R_{par}$ 和 $C_{par}$ 构成，位于 LDO 系统内部；极点 $P_b$ 由旁路电容 $C_b$ 与 $C_{out}$ 的等效寄生电阻 $R_{ESR}$ 并联构成；零点 $Z_{ESR}$ 由 $R_{ESR}$ 与 $C_{out}$ 串联构成。

图 15 给出了 LDO 系统零极点分布示意，包括环路幅频与相频特性曲线。增加假负载（即在输出端人为并联电阻，使等效负载 $R_L'$ 减小），主极点频率 $\omega_p = \frac{1}{R_L' \cdot C_{out}}$ 增大，表现为主极点 $P_O$ 外推。因此穿越频率 UGF 也向外推，系统环路带宽 $BW_{cl}$ 增大。再结合式(4)，$BW_{cl}$ 增大使响应时间 $\Delta t_{1(4)}$ 减小，进而 $V_{dip(peak)}$ 相应减小。

7. LDO 并联使用

7.1 精度与负载调整率

两颗 LDO 并联使用时，LDO1 和 LDO2 的精度（Accuracy）与并联后输出电压的负载调整率（Load Regulation）成正比。因此从负载调整率角度看，直接并联更适合高精度 LDO。下面做理论分析。

由图 16 可知，$V_{out}=V_{o1}-I_1 R_B=V_{o2}-I_2 R_B$，因此：

分析式(1)可得：

1. 由于同一型号不同样品之间存在精度差异，$V_{o1}$ 一般不会完全等于 $V_{o2}$，即 $(V_{o1}-V_{o2})\neq 0$，故 $R_B\neq 0$。可见两个平衡电阻 $R_B$ 必须存在。如果没有 $R_B$，则 $V_{o1(2)}$ 到 $V_{out}$ 之间仅靠导线寄生电阻充当 $R_B$，该寄生电阻极小，会导致 $(I_1-I_2)$ 非常大，即其中一颗 LDO 的输出电流远大于另一颗，进而可能因功耗过大触发过热保护。

2. 分子 $(I_1-I_2)\neq 0$，意味着 $I_1$ 和 $I_2$ 之间必然存在电流差（均衡电流）。实际应用中可通过设定均衡电流值来确定 $R_B$ 的大小。

图 16 中，LDO 精度为 $\pm A_{cc}$（%），固定输出电压值为 $V_{fix}$。考虑最恶劣情况：$V_{o1}=V_{fix}\times(1+A_{cc})$，$V_{o2}=V_{fix}\times(1-A_{cc})$，则 $V_{o1}-V_{o2}=V_{fix}\times 2A_{cc}$。设定均衡电流 $(I_1-I_2)$，由式(1)可得：

由式(2)可见，当均衡电流设定后，$R_B$ 与 $(V_{o1}-V_{o2})$ 成正比，因此 $R_B$ 与 LDO 精度 $A_{cc}$ 成正比。

又因为负载调整率 $= V_{out}(\text{空载}) - V_{out}(\text{满载})$，需要分析空载与满载下的 $V_{out}$。

对于图 17，$V_{o1}=V_{fix}\times(1+A_{cc})$，$V_{o2}=V_{fix}\times(1-A_{cc})$，则有 $V_{o1}>V_{o2}$。此时有从 $V_{o1}$ 到 $V_{o2}$ 方向的电流（见图 17 虚线），但 LDO2 没有吸收电流能力，内部电路会控制 LDO2 调整管关断，此时 LDO2 无输出，即 $V_{out}(\text{空载})=V_{o1}$。

如图 18，当输出开始加载电流时，$V_{out}=V_{o1}-I_1 R_B$。只要 $V_{out}$ 仍高于 $V_{o2}$，LDO2 就保持关断，此时 $I_1=I_{out}$，因此 $V_{out}$ 随 $I_{out}$ 增大而下降。当 $V_{out}$ 下降到小于 $V_{o2}$ 后，LDO2 开始工作并输出电流 $I_2$，此时 $I_{out}=I_1+I_2$，则满载时 $V_{out}=V_{o1}-I_1 R_B=V_{o2}-I_2 R_B$。

综上，负载调整率 $=V_{out}(\text{空载})-V_{out}(\text{满载})=I_1 R_B$，可见负载调整率与平衡电阻 $R_B$ 成正比。

由前文分析，$R_B$ 与 LDO 精度 $A_{cc}$ 成正比，因此可得：两颗 LDO 并联使用时，LDO1 和 LDO2 的精度与并联后输出电压的负载调整率成正比。负载调整率越小，所要求的 LDO 精度越高（即高精度），这说明直接并联更适合高精度 LDO。

Tips：两个 $R_B$ 的引入改变了 LDO 系统的零极点分布，对稳定性的影响需要进一步评估。

7.2 并联 LDO 的优势

1. 负载电流更大，可支持更大负载需求；
2. 针对给定负载电流，电源抑制比（PSRR）更高；
3. 散热性能更出色；
4. 压降要求更低。

注意：必须使用平衡电阻将每个 LDO 的输出连接在一起；大电流应用中，平衡电阻会承受不小功率，选型时需确定合适的额定功率。

8. 结语

LDO 的可靠与高效，源于其内部环路与输入电源、输出负载及补偿网络所构成系统的协同优化。从启动到稳态带载，从瞬态响应到多器件并联，每一项性能提升都建立在对环路特性和外部条件匹配关系的深刻理解之上。这要求我们在输出电容配置、负载特性适配以及补偿网络设计之间做出精准权衡，进而构建稳定、高效的电源路径。

文章转载来源：圣邦微电子。原文链接：LDO Performance Optimization Techniques