LDO一加负载电压就掉？负载瞬态响应与电容选型避坑指南

在电源设计中，很多工程师都遇到过这样一个折磨人的问题：LDO 稳态输出完全正常，但只要负载一变化，输出电压就瞬间下跌，甚至导致后级芯片复位。
例如，测试 LDO 时，输入 5V，输出 3.3V，负载 100mA，输出纹波极小，看起来一切正常。

可一旦接入实际产品，当 MCU 突然启动 WiFi、DDR 瞬间工作或通信模块发射时，负载电流可能从 100mA 突然跳到 500mA。用示波器一看，3.3V 瞬间掉到 2.8V，系统异常。

很多人的第一反应是：是不是 LDO 选小了？输出电容不够？芯片坏了？其实，这背后涉及 LDO 一个非常重要但容易被忽略的指标——负载瞬态响应（Load Transient Response）。

今天就聊聊为什么 LDO 会出现瞬态压降，以及设计中该如何改善。

为什么 LDO 稳态很好，瞬态却很差？

先理解一个基本问题：LDO 不是理想电源，它内部包含误差放大器、功率管、反馈网络和输出电容。

它的工作过程类似：检测输出电压 → 发现偏低 → 调整功率管 → 增加输出电流。但这个过程需要时间。如果负载突然增加，例如从 100mA 突然变成 600mA，瞬间需要更多电流，而 LDO 内部控制环路还没反应过来，这时新增的电流只能由输出电容来提供——这就是瞬态跌落产生的原因。

负载瞬态响应到底由什么决定？

LDO 负载瞬态响应主要由以下几个因素决定：

• 输出电容容量  
• 输出电容 ESR  
• LDO 控制环路速度  
• PCB 寄生参数  
• 负载变化速度  

对硬件工程师来说，其中最容易调整的就是输出电容。

输出电容为什么能够改善瞬态？

很多工程师认为输出电容只是用来滤波，其实在 LDO 里，它还有一个重要作用：瞬态电流储备。

来看一个简单计算。假设 LDO 输出 3.3V，负载突然增加 500mA，LDO 响应时间 50μs。那么这 50μs 内需要由电容来提供电流。

电荷关系为：

代入计算可得 Q 为 25 μC，电容就需要释放 25 μC 的电荷：

电容释放电荷，电容两端的电压就会下降。假设允许电压下降 100mV，就能算出所需电容容值为 250 μF。也就是说，如果希望 50μs 内、500mA 负载变化只造成 100mV 的跌落，理论上需要约 250 μF 的电容。

这就是为什么很多高速数字系统里的 LDO 输出端会放几十 μF 甚至几百 μF 电容。

输出电容 ESR 为什么影响瞬态？

负载突然增加时，第一瞬间电流流经输出电容 ESR，产生的压降为：

例如负载变化 500mA，输出电容 ESR 为 100mΩ，瞬间压降为 50mV；如果 ESR 为 500mΩ，压降就达到 250mV。所以，低 ESR 电容对于改善瞬态非常重要——但也不能无限降低，必须满足 LDO 稳定性的要求。

有哪些改善瞬态响应的方法？

总结一下，提高 LDO 瞬态响应有下面几个思路：

• 增加输出电容，比如 10μF MLCC + 100μF 电解。  
• 选择控制环路更快的 LDO，不同 LDO 的瞬态性能差异非常大，可以仔细对比规格书。  
• 优化 PCB 布局。很多瞬态问题其实不是芯片本身的问题，而是走线问题。输出电容距离 LDO 太远，会增加寄生电感。当负载变化速度很快时，即使很小的电感也会产生明显压降。所以，LDO 输出电容必须紧靠 OUT 引脚。