DCDC电源Layout环路最小化怎么做？SA23003A的过孔与EMI取舍

最近使用了一颗汐立杰的 DCDC 电源芯片：SA23003A。这颗芯片的引脚分布不太友好——VIN 和 SW 相邻，SW 和 GND 也相邻，而且都集中在芯片中间区域。

官方推荐的 layout 是让 SW 通过打过孔出线再接电感，这样输入环路和输出环路面积都控制得还可以。但过孔本身会引入寄生电感，对整体 EMI 并不友好。

BUCK 的 layout 通常有一个基本要求：输入环路和输出环路的面积要尽量小。

既然官方推荐方案需要打过孔，实际应用中不一定合适。于是就有了下面两种替代走线。

方案一：SW 从输入电容下方出线

这样输入环路同样可以做得比较小，但 SW 是高频开关节点，从这里出线会不会把高频噪声耦合到输入端？

方案二：不打过孔，也不从输入电容下方走线

这种处理方式避开了过孔和输入电容下方，但代价是输入环路面积会更大一些。

那么上面三种 layout 方式，到底哪一种更合适呢？也欢迎到 云栈社区 一起聊聊你的实战经验。