Buck电路PCB布局设计实例：功率回路、噪声控制与10条要点总结

在DC-DC开关电源电路中，PCB的布局对电路功能的实现和各项性能指标都至关重要。今天我们就以Buck电路为例，来详细分析如何进行合理的PCB layout设计，以及在设计过程中需要注意哪些关键事项。

01 功率回路分析

图1(a)和1(b)分别展示了上管开通和关断时的电流回路，也就是我们常说的功率回路。这部分电路负责给负载供电，承受的功率较大。电路中的上下管通常使用MOSFET，由芯片内部产生的PWM信号控制其高速开关。而后半部分的电感和电容组成一个LC滤波电路，因此不会存在很高的电流变化率。

图1(a)                   图1(b)

图1(c)

结合上管Q1和下管Q2的电流波形（图1(c)），不难发现，只有在这两个开关管切换的部分才会出现高电流转换速率。由于PWM信号处电压的快速变化，SW开关节点会产生强烈的噪声。因此，我们在PCB布线时需要特别注意，要尽可能减小这个快速变化环节的环路面积，以减少对其他部分的干扰。幸运的是，随着集成工艺的进步，现在大部分电源芯片都已将上下管集成在内部，只有少数应用需要外置MOSFET或二极管。

02 功率回路的PCB布局

对于一个常见的Buck芯片，其电感充电功率回路包含输入电容、集成在芯片内部的上管MOSFET、功率电感以及输出电容等器件。而电感放电功率回路则包含功率电感、输出电容和集成在芯片内部的下管MOSFET等。

图2(a) 电感充电功率回路

图2(b) 电感放电功率回路

在进行PCB布线时，这两个功率回路的走线要尽可能短而粗，在保证通流能力的前提下保持最小的环路面积，这样可以有效减少对外辐射的噪声。

输入电容：
需就近放置在芯片的输入VIN和功率地PGND引脚旁，以减少寄生电感。因为输入电流不连续，寄生电感引起的噪声可能会超过芯片的耐压值，并对内部逻辑单元造成不良影响。VIN引脚旁至少要有一个去耦电容，距离最好小于40mil（约1mm），用于滤除来自电源输入端的交流噪声和来自芯片内部（倒灌）的电源噪声，同时也起到储能作用。

SW开关节点：
这是主要的噪声源，应在保证电流通流能力的同时，保持尽量小的铜皮面积，并远离易受干扰的信号走线（如FB反馈线）。另外需要注意的是，对于大电流应用的Buck电路，尽量不要在SW节点处打过孔，避免把噪声带到PCB的其他层去。

输出电容：
与输入电容类似，输出电容需要就近放在电感的输出端VOUT和功率地PGND之间。PGND与输出电容应采用最短连接并整块铺铜，以保证功率回路最小。

铺铜面积与过孔数量：
这两者会影响PCB的通流能力和散热。通常需要在VIN、VOUT和GND网络处多打过孔，这些地方的铺铜也应最大化，以达到减小寄生阻抗的目的。SW节点的铺铜也不能过小，以免出现限流导致工作异常。PCB的载流能力与板材、板厚、导线宽度/厚度以及温升有关，计算较为复杂，可以通过具体的设计规范来查找和计算。

03 逻辑与控制电路的PCB布局

在Buck电路中，一般需要注意以下几个逻辑与控制环节：自举电容、反馈电路、VCC旁路电容和单点接地。

自举电容：
中高压Buck芯片内部集成的上管通常为N沟道MOSFET，因此需要BST自举电路。在电感放电期间，对自举电容充电，从而在BST引脚处产生一个高于SW的电压，用于在电感充电期间驱动上管。因此，BST和SW一样，也是一个电压高速跳变的节点，会辐射出较强的噪声。自举电容应尽可能靠近BST和SW引脚放置，走线宽度一般在20mil即可。

反馈电路：
一般包括FB上下分压电阻和前馈电容。由于FB点的电压很低（通常在0.6-0.8V左右），极易与噪声或纹波混淆，是芯片最敏感、最易受干扰的部分，也是引起系统不稳定的常见原因。因此，上下分压电阻和前馈电容都应尽量靠近芯片摆放，以减少噪声耦合。连接到FB引脚的走线要尽可能短，以减小寄生电感和阻抗。同时，FB连接到VOUT的走线可以通过过孔设置在其他层，但要尽可能远离SW、BST、电感等噪声源。

VCC旁路电容：
VCC为芯片内部逻辑电路供电，是内部LDO的输出。VCC电容应就近放置在芯片的VCC引脚和GND引脚之间，起到稳压作用。并且电容应尽量与芯片在同一层，避免打过孔。

单点接地：
对于输出电流较大的芯片，其地平面通常会被区分为PGND（功率地）和AGND（模拟地/信号地）。AGND与FB、EN、VCC等芯片逻辑部分相关。为了避免大面积的功率地噪声影响敏感的信号地，建议将AGND和PGND进行单点连接，通过一个0欧姆电阻连接也是常见的做法。

这是因为，尽管PGND的大面积铺铜有助于吸收输入端的电源噪声，但在输出电流较大时，其辐射的噪声仍可能对敏感的逻辑电路造成影响。单点连接的布线方式可以为逻辑电路提供一个相对“干净”的参考地。

以上，就是我们在绘制Buck电路PCB时需要着重注意的地方。当你对PCB布局无从下手时，也可以先打开芯片的数据手册，参考其中Demo板的PCB layout或相关的布局指导。

04 PCB“健康体检表”

最后，为了方便大家评估自己设计的PCB布局是否合理，可以参考以下的PCB“健康体检表”进行自评：

	设计建议	比重(%)	自评打分	备注
器件位置摆放	输入电容靠近芯片放置，去耦电容需要放置在VIN与功率PGND管脚旁边6mil （允许元器件最小间距），最好不要超过40mil。与芯片放置在同一层。	20
	电感靠近SW管脚放置。与芯片放置在同一层。	15		使用电源模块，可忽略此条
	输出电容两端需靠近电感Vout端和功率PGND放置。与芯片放置在同一层。	15
	续流二极管需要靠近电感SW与功率PGND放置。与芯片放置在同一层。	5		使用同步电源芯片，可忽略此条
	VCC电容需靠近芯片VCC管脚放置。与芯片放置在同一层。	3
	FB电阻需靠近FB管脚放置，走线尽量短。与芯片放置在同一层。远离噪声源。	3
	BST RC需靠近SW和BST管脚放置。与芯片放置在同一层。	3
	COMP RC靠近管脚放置。	3		若无此管脚，可忽略此条。
大功率网络铺铜	VIN 铺铜	3
	SW铺铜在足够通流情况下越短越好。	4
	Vout铺铜	3
	GND铺铜	4		在最后进行整体铺铜较为便捷。
过孔	GND网络过孔数量 ≥ (Iin+Iout)/200mA	4
	VIN网络过孔数量 ≥ Iin/200mA	3
	Vout网络过孔数量 ≥ Iout/200mA	3
	过孔尽量不打在芯片管脚或器件焊盘上	1
其他弱电信号	EN 电阻尽量靠近芯片摆放，可放置在不同层。	1
	SS RC尽量靠近芯片管脚摆放。	1
	PG	1
	其他（CS，mode等）	1		参考相应规格书
走线	走线以及铺铜都用45°或者圆弧角。	2
	电感下方不走线。	1
	采样信号平行走线。	1		若无此功能，可忽略此条。

希望这份详细的电源拓扑结构布局指南和自检表能对你的硬件设计工作有所帮助。如果你在实践中有更多心得或疑问，欢迎在云栈社区与其他开发者交流讨论。