关于DC/DC转换器设计中功率电感下方是否应该铺铜，硬件工程师们一直持有不同观点。一方认为，底部铺铜会引入涡流，导致电感量偏移、损耗增加，并可能污染地平面噪声；另一方则主张，完整的铜皮有助于散热，并能抑制对外部的EMI干扰。本文将首先梳理电感的不同类型，然后通过实际测试对比，分析铺铜的利弊，并给出明确的设计结论。
电感的分类
在深入讨论铺铜之争前，我们有必要先了解电感通常是如何分类的。简单来说，根据磁路结构和屏蔽性能，功率电感主要分为以下三类：
非屏蔽电感
结构：磁芯采用开放或半开放结构，例如棒状工字型或E型磁芯，绕组直接暴露，磁场会大量向外辐射。
特点：
- 成本较低，制造工艺简单，电感值可选范围广。
- 磁场泄漏严重，对外EMI干扰强，同时自身也易受外界磁场干扰。
- 对下方铺铜极为敏感：交变磁场会在邻近铜皮中产生显著的涡流，导致电感量下降，损耗急剧增加。
典型应用：低频滤波、对EMI要求不高的消费电子、非关键电源支路。
Layout建议：电感正下方必须挖空，禁止铺铜，并应远离ADC、时钟、射频等敏感信号线。
半屏蔽电感
结构：磁芯外部包裹了一层金属或磁性材料制成的屏蔽罩，例如铁氧体外壳或用磁胶包覆，但磁路并未完全闭合，仍有部分泄漏。
特点：
- 磁场泄漏得到显著抑制，EMI性能优于非屏蔽电感。
- 成本与性能较为均衡。
- 对下方铺铜比较敏感：由于仍存在漏磁，在高频工作时，下方铜皮产生的涡流损耗仍不可忽视。
典型应用：对EMI有一定要求的通用电源电路。
Layout建议：电感正下方优先考虑挖空。如果确有散热需求，可在电感周边区域铺设网格铜，避免使用实心铜皮直接覆盖在电感下方。
一体成型电感
结构：绕组与金属磁粉材料一体压铸成型，磁路高度闭合，几乎将磁场完全约束在磁体内部，泄漏极少。
特点：
- 屏蔽效果极佳，EMI辐射极低，抗外界干扰能力强。
- 饱和电流大、直流电阻低，且散热性能良好。
- 对下方铺铜敏感度很低：由于磁场被有效限制，在下方铜皮中产生的涡流损耗和电感量偏移都非常小。
典型应用：大电流DC/DC应用（如服务器、电动汽车、手机快充）、高频开关电源、EMI要求苛刻的场景。
Layout建议：可以适度在下方铺设实心铜皮以辅助散热，通常只需保留制造商推荐的最小安全间距即可。
实验验证
理论分析需要实践检验。本次研究采用了某芯片厂商的专用评估板进行对照实验。我们通过在功率电感附近放置接地的铜箔，来模拟PCB上电感底部铺铜的实际工况，并以电感电流的纹波作为核心观测指标，定量分析铺铜对电路性能的影响。
测试数据表明，当接地铜箔靠近非屏蔽电感时，其电感电流的峰值相比于无铜箔状态增大了约8%；而在半屏蔽电感和一体成型电感的测试中，电流的峰峰值并未发生明显变化，整体保持稳定。
图：使用评估板进行的验证实验，示波器显示工字型电感在铜箔靠近时电流峰值增大。
这个实验清晰地证明：在电感底部铺设铜皮，主要对非屏蔽电感的感量有可测量的影响（本例中约降低8%），而对屏蔽型电感（半屏蔽、一体成型）的感量影响微乎其微。
在电感下方铺铜的益处
既然铺铜可能带来损耗，那它有什么好处呢？最主要的正面效应是：下方的铜皮可以屏蔽部分泄露的磁场，从而减少电感对外的辐射干扰，提升系统的电磁兼容性。其原理是，变化的磁场在铜皮中感应出的涡流，会产生一个反向磁场，从而抵消部分原始磁场。
图：涡流效应示意图，铜皮中的涡流产生反向磁场，削弱了向外辐射的磁场。
结论与设计建议
综合以上分类、实验与分析，我们可以得出以下明确的PCB布局指导原则：
- EMI优先原则：如果设计对电磁兼容性有严苛要求，建议在电感下方铺铜。这能有效抑制电感产生的磁场辐射，无论对于哪种类型的电感，这都是一个明确的收益。
- 电感选型决定铺铜策略：
- 对于非屏蔽电感：底部铺铜会导致明显的涡流损耗和电感量下降。因此，正下方必须挖空，禁止任何形式的铺铜。在计算机体系结构与基础原理中，类似这种由物理结构（开放磁路）直接导致性能变化（感量下降、损耗增加）的案例，强调了理解元件底层物理特性对系统设计的重要性。
- 对于半屏蔽电感：权衡EMI与损耗。首选方案是正下方挖空。若散热压力大，可考虑在周边铺网格铜作为折中。
- 对于一体成型电感：其高度闭合的磁路结构将磁场严格约束在内部，铺铜影响极小。推荐在下方铺实心铜皮，这既能辅助散热，又能提供额外的EMI屏蔽，可谓一举两得。
总而言之，“功率电感下方要不要铺铜？”这个问题没有唯一的答案，关键在于你所选用的电感类型。设计师应首先根据电流、频率、成本及EMI要求选择合适的电感，再依据上述结论决定相应的PCB布局策略，从而实现性能、可靠性与成本的最佳平衡。希望这些源自实验的分析能对你的硬件设计工作有所帮助。更多深入的硬件设计讨论，欢迎访问 云栈社区 与其他开发者交流。 | 
发表于 2 小时前
|
查看: 2|
回复: 0
