瑞萨DA14531 BLE芯片PCB布局布线要点与射频走线注意事项

在 BLE 蓝牙硬件开发中，PCB 布局往往决定了射频性能、功耗和整机稳定性。实际项目中常见的信号弱、晶振不起振、功耗偏高等问题，追根溯源多半出在 PCB 布线细节上。

本篇整理了瑞萨 DA14531 的 PCB Layout 注意事项，覆盖 FCQFN24 与 WLCSP17 两种封装，供硬件设计工程师参考查阅。

DA14531-FCQFN24（QFN 封装）PCB 布局要点

以 PRO-Daughterboard 开发板为例，关键参数如下：

• 层数：4 层
• 材料：FR-4，无微孔
• 过孔：机械钻孔
• 芯片下方：直径 0.45 mm / 钻孔 0.15 mm
• PCB 其余区域：直径 0.5 mm / 钻孔 0.15 mm
• 铜箔间距：0.1 mm
• 铜箔线宽：0.1 mm

基于下方原理图展开布局：

接地

• 将 INT1 层留空，不布设任何走线，并将其指定为参考地。
• 将 DA14531 FCQFN24 的 RF 接地引脚与其余接地引脚分开处理。
• 使用过孔将引脚 19 连接到 GND。
• 将引脚 20、21、23 的 GND 引脚短接在一起，并使用两个 GND 过孔。
• 添加 GND 缝合过孔，以提升系统性能。

电源管理

• 将电容 C1 和 C2 放置在靠近 DA14531 引脚的位置，并在每个电容的 GND 引脚旁边放置一个 GND 过孔。
• 将电感 L1 尽可能靠近芯片放置。去除电感下方的接地层，尽量减少来自参考地的可能耦合。

晶振（XTAL）

• 将晶振靠近芯片放置。
• 尽量在晶振周围设置接地屏蔽。
• 无需将两条晶振走线按差分方式布线。
• 移除晶振焊盘下方 INT1 接地层上的区域以减少耦合，并使用第 3 层或第 4 层来屏蔽晶振焊盘。

射频传输线（RF Stripline）

• 计算并在 DA14531 的 RFIOp 引脚与天线之间布设一条 50 Ω 的射频传输线。由 Z1、Z2、Z3 三个元件组成的低通滤波器必须尽可能靠近芯片放置。两个电容必须接地在射频传输线的同一侧，最好接至 RFIOm 射频参考地。
• 如果天线需要匹配，请在天线旁边放置匹配电路，元件接地方式与低通滤波器一致，接在射频传输线的同一侧。

以下四张图分别展示了 FCQFN24 封装在 Top 层、INT1 层、INT2 层以及 Bottom 层的 PCB 布局与布线：

DA14531-WLCSP17 封装 PCB 布局要点

同样以 PRO-Daughterboard 开发板为例，WLCSP17 封装的参数如下：

• 层数：4 层
• 材料：FR-4，无微孔
• 过孔：机械钻孔
• 芯片下方：无过孔
• PCB 其余区域：直径 0.5 mm / 钻孔 0.15 mm
• 铜箔间距：0.1 mm
• 铜箔线宽：0.1 mm

参考电路如下：

接地

• 将 INT1 层留空，不布设任何走线，并指定为参考地。
• 将 DA14531 WLCSP17 的 RF 接地引脚与其余接地引脚分开处理。
• 使用过孔将引脚 A3 连接到 GND。
• 将 C1、C3 和 E3 引脚短接在一起，并使用两个或更多 GND 过孔。
• 添加 GND 缝合过孔以提升系统性能。

电源管理

• 将电容 C1 和 C2 放置在靠近 DA14531 引脚的位置，并在每个电容的 GND 引脚旁放置一个 GND 过孔。
• 将电感 L1 尽可能靠近芯片放置，去除电感下方的接地层以降低参考地耦合。

晶振（XTAL）

• 将晶振靠近芯片放置。
• 尽量在晶振四周设置接地屏蔽。
• 无需对两条晶振走线做差分布线。
• 移除晶振焊盘下方 INT1 接地层上的区域，以减少耦合。

SPI 数据闪存

• SPI 数据闪存的读写速度与 PCB 布局直接相关。建议将数据闪存尽可能靠近 DA14531 放置；如果受空间限制无法靠近，可考虑在源引脚旁添加约 30 Ω 的终端电阻，并在布线走线之间添加 GND 以消除串扰。

射频传输线

• 计算并在 DA14531 的 RFIOp 引脚与天线之间布设一条 50 Ω 的射频传输线。由 Z1、Z2、Z3 构成的低通滤波器必须尽量靠近芯片，两个电容必须接地在射频传输线的同一侧（RFIOm）。
• 如果天线需要匹配，请在天线旁边放置匹配电路，元件接地方式与低通滤波器保持一致。

WLCSP17 封装的四层 PCB 布局布线如下：

DA14531 最小系统 PCB 布局参考

QFN 封装

下图给出了 FCQFN24 封装的最小系统 PCB 布局示例。该实现仅使用了必要元器件，32 kHz 晶振被省略，电感与 Pro-Devkit 上保持一致，所有信号均已扇出引出。由于无需进行信号复用，元件布局比 PRO-Development Kit 更加紧凑。该区域尺寸为 5.8 mm × 7.6 mm。

PCB可以是2层或4层。如果采用两层板设计，请将晶振焊盘下方第 2 层上的开口覆铜填充，也就是把开口关闭。

WLCSP 封装

下图是 WLCSP17 封装的最小系统 PCB 布局示例。同样省略了 32 kHz 晶振，所有信号均已扇出。该区域尺寸为 5.2 mm × 7.4 mm。

两层板和四层板均可满足 WLCSP17 的最小系统设计需求，两层板设计的覆铜填充处理与 QFN 封装相同。

在实际项目设计时，工程师可以结合产品需求灵活选用 2 层板或 4 层板，重点把握地平面处理、器件就近摆放以及射频走线阻抗控制，这样就能有效规避大部分蓝牙硬件调试问题。量产设计前，请务必结合芯片完整数据手册做进一步核对验证。