10月30日，2026芯和半导体用户生态大会在上海举行，主题为“芯跃系统，智驭万变”。来自算力芯片、存储、先进封装、高速互连、核心器件、PCB与整机等环节的上千名产业链代表与高校研究者到场，围绕STCO（芯片到系统的协同优化）、系统级EDA、AI for EDA三条主线展开交流。会上，芯和半导体提前发布了EDA2027版本，并一次性推出多项与AI深度绑定的新产品。
在AI算力需求的牵引下，这届大会释放出一个明确信号：EDA正处在范式转换的节点。算力的衡量单元已经从单颗芯片变成整个系统，AI也不再只是EDA的点缀，而是真正开始走进设计主流程。
EDA for AI：算力竞争走向系统级，STCO势在必行
“以前我们讲单芯片的PPA，今天讲的是每秒每瓦能生成多少token。”芯和半导体董事长凌峰博士在开幕演讲中，一句话点出了AI时代最根本的变化。他认为，当计算单元从芯片扩展到机柜乃至集群，衡量算力的指标已经从FLOPS转向吞吐、时延、每瓦token产出以及总拥有成本TCO。
背后是AI对整个产业体量的重新估算。凌峰博士给出的数据显示，2023年业界曾预测半导体行业到2030年才会达到1万亿美元；但AI改写了这条曲线——去年行业规模已接近1万亿，今年预计达到1.66万亿，2030年则可能跳到2.3万亿。驱动力最终指向token：两年间token使用量增长了约95倍，其中大模型训练仍在以每年约5倍的速度增长，而推理今年已经超过训练，成为最大的AI工作负载，占比约60%。
算力形态随之迁移，超节点成为AI算力竞争的重点。一旦系统成为竞争单元，“木桶效应”就会变得格外残酷。凌峰博士用算力、存力、运力、电力四块“木板”来做拆解：只把GPU算力做好远远不够，存力跟不上，算力就没有价值；算力和存力都达标，却无法高效完成数据传输，性能同样发挥不出来；更关键的是电力——缺少可靠的供电与散热方案，一切无从谈起。而且四者之间相互耦合：温度变化会改变电阻，电流分布随之偏移，进而影响信号完整性。
因此，凌峰博士判断STCO势在必行：设计必须从一开始就站在系统层面，以整体能效和成本为目标，把芯片、封装、板卡直到机柜都纳入统一考量，让电、热、力、光等多物理场问题在设计前期就被协同解决。
AI for EDA：AI真正走进设计主流程
如果说STCO回答的是“为什么要看系统”，那么AI for EDA回答的则是：面对如此庞大的设计空间，人如何高效完成评估与优化？在芯和的体系里，EDA for AI与AI for EDA并不是两条平行线，而是一套可以相互咬合的闭环。
“没有仿真驱动设计的基座，AI就没有用武之地；而没有AI，规模持续膨胀的多物理场协同计算也难以高效落地。”芯和半导体总裁代文亮博士在与媒体交流时，多次强调这一循环逻辑。一方面，AI时代的算力系统对电、热、应力、光等多物理场仿真需求陡增，仿真规模动辄上亿甚至十亿单元，单纯依靠传统求解器，既算不快也算不准；另一方面，AI训练恰恰需要海量可信数据，而芯和16年积累的多物理场求解能力，能在明确边界约束下产出经过标定、蒸馏的可信数据集。
业界谈论AI for EDA时经常混为一谈，但深耕一线的从业者心里有清晰的边界。
边界的一侧，是可以用自然语言完整描述的领域。凌峰博士的判断相当坦率：“只要是大语言模型能用自然语言来描述的内容，我觉得被替代的概率就会很大。”比如基于数百页设计规范生成RTL、编写测试激励、从PDF器件手册中提取引脚信息并创建符号与封装，这些都属于语言与符号类操作，恰好是大模型擅长的工作。
边界的另一侧，是需要求解物理方程才能回答的问题。这类场景的输入不是自然语言，而是几何结构、材料参数、边界条件与分布函数；结果的正确性不由语料库决定，而由麦克斯韦方程组约束。在这条路线上，大模型无法替代求解器，但可以避免每次都完整调用求解器做全量计算。
理解芯和AI布局的关键就在于此。本次发布的并不是通用对话式助手，而是两套定位明确的系统：
Agentic AI 超级智能体平台（即AgentEvo）负责编排层：它理解工程目标与约束条件，自动拆解任务，调度多个智能体与专业EDA工具。平台下设Chiplet Level、Board Level、System Level三条业务线，分别对应先进封装与3DIC、板级PCB、系统级多物理场仿真，由六类智能体分工完成预测、优化与智能化设计。
XAI（Physics AI可信物理智能底座）负责物理层，由智能建模、智能设计、物理场预测与智能优化四类智能体构成。它的典型能力包括：将AI代理模型用于非线性效应显著、传统建模难度高的有源器件，功率与效率预测精度控制在3%以内，建模耗时约10秒；采用Transformer 模型对复杂PCB结构做物理场预测，在尺寸、布局、器件变化时仍具备良好泛化能力，基本实现实时输出；借助代理模型完成滤波器等结构优化，设计效率提升8倍；依托大模型自动识别原理图开展设计审查，审查耗时减少80%、建库时间减少60%。
代文亮博士还指出，在推动AI融入多物理场仿真这件事上，芯和具备天然优势。核心逻辑在于：仿真产出的数据全部基于给定边界条件生成，而不是从互联网抓取的公开数据。换句话说，这类数据天然带标签、经过物理规则蒸馏。芯和曾做过验证：通过AI推理芯片堆叠结构的热分布，与完整多物理场仿真结果相比，误差控制在3%以内。
这引出了芯和最核心的战略判断，也解释了为什么是这家企业在讲这个故事：高质量数据从哪里来？
芯片制造与设计环节的数据高度封闭，各家相互保密，裸芯片级数据几乎无法用于模型训练。相比之下，STCO面向系统侧，国内整机产业链基础雄厚，整机可实测、数据可追溯。供电指标可以测量，散热分布可以通过温度扫描采集，高速波形可以借助示波器捕获。在评估这个赛道的价值之前，需要先看清一个差异：当行业各方都在争夺芯片内部的黑箱数据时，系统层的数据具备可获取、可标定、可与实物测试结果交叉校准的特点。
这套论断最好的验证，来自真实的工程落地案例。联想与芯和历时一年多联合开发的EDA Agent 2.0就是典型代表。现场演示的完整链路如下：
输入“我要设计一款高密度AI PC”的自然语言需求后，系统依次完成以下动作：
- 读取LPDDR5X器件手册；
- 智能建库Agent解析手册并提取引脚信息；
- 原理图同步至PCB，传递器件与网络信息；
- 自动布局布线，布通率100%、DRC零错误；
- 调用Notus导入PCB数据、识别信号网络、设置仿真频率与端口并求解，提取DDR通道S参数；
- 调用SI Expert，确认配置后提交通道分析；
- 自动输出包含信号幅度、码间干扰、串扰、眼图等指标的分析报告。
官方披露的成果是：设计迭代效率提升约5倍，人工操作量减少约90%。
综合来看，芯和在AI for EDA赛道的优势，并非单点产品领先，而是源于长期在系统级EDA领域的深耕。
与起家于数字实现的EDA厂商不同，芯和并未涉足逻辑综合、物理实现等数字设计环节，16年来始终聚焦多物理场仿真、系统级封装与高速互连。“我们的基因不是芯片，是系统。”AI浪潮恰好把这份长期沉淀的价值释放了出来。
其次，芯和搭建了完备的核心求解引擎体系：矩量法、有限元、FDTD三大电磁引擎，搭配区域分解有限元等混合算法，以及流体、结构分析引擎，覆盖“Iris—Metis—Notus—XES”产品层级。据介绍，其多物理场引擎曾获国家科技进步一等奖。
第三，如前文所述，STCO面向系统侧，让芯和在高质量数据获取上具备天然优势。
此外，“仿真驱动设计”的闭环架构也值得关注。近半年，芯和补齐了传统封装设计工具、PCB设计工具以及3DIC先进封装设计工具，实现设计与仿真在同一体系内同源耦合。因此AI调度调用的不是第三方插件，而是自研的、从原理图、版图、仿真到签核（Signoff）的完整链路。
结语
AI重塑了计算范式，迫使设计对象从芯片拓展到系统，催生了STCO与新一代系统级EDA——这是EDA for AI。而系统复杂度持续抬升、设计空间急剧膨胀，已经超出人力处理上限，需要让AI进入设计主流程完成探索、预测与优化，再由专业EDA和可信物理仿真完成验证闭环——这是AI for EDA。
正如代文亮博士所说：“系统级EDA让我们从芯片看到系统，AI for EDA则让AI真正进入设计主流程。”沿着这两条主线，这家系统原生的EDA厂商，正在把国产EDA的价值边界，从芯片延伸至AI计算基础设施与下一代智能系统设计。对于这一进程，云栈社区也将持续跟踪与关注。
发表于 12 小时前
|
查看: 4|
回复: 0
/1 
