随着先进制程节点的成本不断攀升，为了在单一芯片上集成更多晶体管，工程师们正探索超越传统平面缩放的方法。一个由麻省理工学院（MIT）、滑铁卢大学和三星电子的研究人员组成的团队，提出了一项创新方案。该方法并非在晶圆上直接堆叠完整芯片，而是在已制造好的芯片的特定区域（电源与信号传输区）上方，直接集成一层微型的晶体管开关。
这项研究为延续摩尔定律的密度增长提供了新的思路。
传统的CMOS芯片制造工艺，是在超高纯度的硅晶圆上，通过反复涂覆和刻蚀不同材料层来完成的。最底层，通常被称为“前端”，负责制造晶体管（或在DRAM中是电容器）等有源器件。
然而，这些器件需要电力驱动，并且需要对构成逻辑单元、数据寄存器等的晶体管阵列进行数据读写。这些功能由多层金属互连线和绝缘体构成的“后端”部分来实现。
理论上，晶体管本身也可以采用多层堆叠结构。但挑战在于，制造晶体管所需的材料对工艺过程中的高温极为敏感。常规的制造步骤会在沉积新层时，不可避免地损坏下层已完成的精密结构。为此，MIT主导的研究团队开发了一种巧妙的替代方案。
简而言之，他们将新的晶体管层直接构建在了芯片的后端区域。即便如此，仍需要避免高温对前端敏感器件的伤害。研究人员通过采用一种仅2纳米厚的非晶氧化铩层来构建这额外的晶体管层，成功解决了热预算难题。
与硅等传统半导体材料相比，氧化铩可以在低得多的温度下沉积并形成有效的晶体管沟道，从而确保前端器件完好无损。该团队还进一步发现，通过引入一层铁电氧化铪锆材料，可以在后端制造出高性能的存储单元。
最终结果如何？与没有额外功能层的芯片相比，这种技术能够实现更高的晶体管密度。当然，目前这仍是一项实验室研究，距离转化为可用的复杂集成电路还有很长的路要走，但所有革命性的芯片架构都始于这样的概念验证。
这项研究展示了在垂直方向集成有源器件的另一种可行路径。如果未来的处理器能够结合这种后端集成技术与前端的晶圆级堆叠（如3D IC），那么晶体管密度的极限将被推向新的高度。
近年来，摩尔定律的推进似乎步履维艰，但此类研究不断证明，关于它已“死亡”的断言为时过早。
新材料平台助力打造高能效微电子器件
MIT的研究人员开发的这种新制造方法，通过在现有电路上堆叠多功能组件，有望生产出能效显著提升的电子产品。
在传统架构中，负责执行计算的逻辑器件（如晶体管）和负责数据存储的存储器是作为独立组件制造的，这迫使数据在两者之间频繁传输，从而消耗大量能量。
而这种新型电子集成平台，允许科学家将晶体管和存储器集成到半导体芯片上的同一个紧凑结构中。这不仅大幅减少了能量浪费，还提升了计算速度。
突破的关键在于开发出一种具备独特属性的新材料，以及一套更精密的、能极大减少材料缺陷的制造工艺。借此，研究人员成功制造出了内置存储器的超小型晶体管，其运行速度超过现有最先进的器件，同时功耗更低。
提升电子设备的能源效率对于应对计算需求激增带来的电力消耗至关重要，尤其是在处理生成式人工智能、深度学习和计算机视觉等计算密集型任务时。
“我们必须最大限度地降低未来人工智能及其他数据密集型计算所消耗的能源，因为当前的模式不可持续。我们需要像这种集成平台一样的新技术来推动进步。”该研究的核心贡献者、MIT博士后邵彦杰表示。
这项新技术在两篇发表于IEEE国际电子器件会议的论文中进行了详细阐述。研究团队由MIT的教授联合滑铁卢大学、三星电子的研究人员共同组成。
标准的CMOS芯片制造包含“前端”（制造晶体管等有源元件）和“后端”（制造互连线等金属连接）。数据在互连线间传输时会产生能量损耗，微小的错位也会影响性能。通过堆叠有源元件来缩短数据传输距离，是提高芯片能效的有效途径。
然而，在CMOS芯片上直接堆叠硅晶体管通常难以实现，因为在前端制造额外器件所需的高温会破坏下层既有的晶体管。
MIT团队反其道而行，开发了一种集成工艺，将有源元件直接堆叠在芯片的后端互连层之上。
邵彦杰解释道：“如果我们能利用后端平台，不仅增加互连，还能增加额外的晶体管有源层，将显著提升芯片的集成密度和能源效率。”
研究人员采用新型材料——非晶氧化铟——作为后端晶体管的有源沟道层，实现了这一构想。由于氧化铟的特殊性质，他们可以在约150摄氏度的相对低温下，在现有电路的后端“生长”出超薄的氧化铟层，而不会损伤前端器件。
他们通过精心优化的工艺，将厚度仅约2纳米的氧化铟层中的缺陷数量控制在极低水平。晶体管工作需要一定数量的氧空位（缺陷），但过多缺陷会导致器件失效。这种优化的工艺使得制造出的微型晶体管不仅开关速度快，而且缺陷少，从而大幅降低了开关操作所需的能量。
基于此，团队还制造出了尺寸仅约20纳米的、集成了存储功能的后端晶体管。他们增加了一层铁电氧化铪锆作为存储介质。这些微型存储晶体管的开关速度达到了10纳秒（测量仪器极限），且所需的工作电压远低于同类器件，进一步降低了功耗。
由于存储晶体管尺寸极小，它们本身也成为了研究铁电氧化铪锆材料单晶胞基础物理特性的理想平台。
邵彦杰表示：“如果我们能更深入地理解这种材料的物理特性，就能将其应用拓展到许多新领域。它的能耗极低，且为器件设计提供了极大的灵活性，确实具有开辟未来新道路的潜力。”
此外，研究团队与滑铁卢大学的合作者共同开发了后端晶体管的性能模型，这是将这些器件集成到更大规模电路和电子系统中的重要一步。
展望未来，研究人员计划在此演示基础上，将后端存储晶体管集成到功能电路中，并致力于进一步提升晶体管性能，更精确地调控铁电材料的特性。
“现在，我们可以在芯片后端构建一个多功能电子平台，从而在微型器件中实现高能效和多样化的功能。我们已经拥有了良好的器件架构和材料基础，接下来需要不断创新，探索性能的极限。”邵彦杰总结道。
此项工作得到了半导体研究公司（SRC）和英特尔公司的部分资助。制造环节在MIT微系统技术实验室和MIT纳米技术中心完成。
参考链接
https://www.pcgamer.com/hardware/mit-electronics-researchers-develop-a-new-way-to-fabricate-transistors-on-the-backend-of-finished-dies-to-keep-pushing-the-limit-of-chip-densities-ever-higher/
发表于 前天 05:10
|
查看: 6|
回复: 0
