近期，一个由斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师组成的团队，与美国本土纯半导体代工厂Skywater合作，成功制造出了第一颗可量产的单片3D芯片。这一突破不仅实现了目前最密集的3D芯片布线，更在性能上带来了数量级的提升，为下一代人工智能硬件和半导体创新指明了方向。
与传统扁平的二维芯片不同，这款原型芯片的设计如同微型摩天大楼。其关键的超薄组件（如计算单元和存储单元）垂直向上堆叠，而密集的垂直连接则充当了“高速电梯”，能够在各层之间快速、大量地传输数据。这种创纪录的高密度垂直互联，以及逻辑与存储单元的紧密交织，有效突破了长期困扰平面设计的瓶颈。在实际硬件测试和仿真中，该芯片展现出了比二维芯片高出约一个数量级的性能。
尽管学术界此前已有3D芯片的实验成果，但这是首次在商业代工厂实现量产，并证明了显著的性能优势。斯坦福大学电气工程与计算机科学教授、该研究的主要负责人苏巴希什·米特拉指出：“这标志着一个芯片生产与创新的新时代。正是此类突破，才能支撑未来人工智能系统所需的千倍硬件性能提升。”
平面芯片的固有瓶颈：内存墙与小型化极限
以ChatGPT、Claude为代表的现代人工智能模型，需要在存储信息的内存和处理信息的计算单元之间来回传输海量数据。在传统二维芯片上，组件平铺于单一平面，内存容量有限且分布离散，数据不得不经由漫长而拥堵的路径传输。
由于计算单元的速度远超数据传输速度，且芯片无法在近旁集成足够的内存，整个系统常常陷入“等待数据”的状态。这一瓶颈被称为“内存墙”。数十年来，行业通过不断缩小晶体管尺寸、在单位面积内集成更多晶体管来应对挑战，但这种方法已逼近物理极限，即“小型化瓶颈”。
垂直集成：突破瓶颈的新范式
新型芯片通过垂直向上构建的方式，正面应对了上述双重挑战。卡内基梅隆大学助理教授、论文资深作者塔塔加塔·斯里马尼解释道：“垂直整合内存与计算，使我们能够像高层建筑中的电梯一样，同时、快速地在各‘楼层’间运送更多‘乘客’——也就是数据。”
宾夕法尼亚大学的合著者罗伯特·M·拉德韦教授则形象地比喻：“这就像计算机领域的曼哈顿规划。我们在更小的‘土地面积’上垂直建造，从而容纳更多的‘人口’和‘活动’。”
制造工艺：单片3D集成的关键
以往的3D芯片尝试多采用“芯片堆叠”技术，即先制造多个独立芯片再进行键合。这种方法层间连接粗糙、稀疏，容易形成新的性能瓶颈。
本次研究的团队采用了截然不同的“单片式”工艺。他们在商业晶圆厂内，以前一层为基底，直接在低温环境下连续沉积、构建新的一层电路。这种工艺不会损坏下层已完成的电路，因此能够实现元件更紧密的堆叠和连接密度数量级的提升。
SkyWater Technology公司的技术开发运营副总裁马克·尼尔森强调：“将前沿学术理念转化为可商业化生产的产品极具挑战。这项工作证明，此类先进架构不仅实验室可行，更能在美国本土实现大规模生产，这正是维持国家半导体创新领先地位所需的核心能力。”
性能表现与未来潜力
早期硬件测试表明，该原型芯片的性能已达同类二维芯片的四倍。对具有更多堆叠层的未来版本进行模拟后，性能提升更为惊人。在运行源自Meta开源LLaMA模型等实际人工智能工作负载时，模拟显示性能提升最高可达12倍。
尤为重要的是，该设计为实现能量延迟积（EDP）提升100至1000倍开辟了切实可行的路径。EDP是衡量芯片能效与速度平衡的关键指标。通过大幅缩短数据传输距离并增加并行垂直通道，该芯片有望同时达成高吞吐量与低能耗，这一目标在传统平面架构中曾被视作难以兼得。
这项研究的长期意义超越了单纯的性能数字。它通过在美国本土商业代工厂成功制造单片3D芯片，为美国国内硬件创新绘制了可行的技术蓝图，使设计和制造最先进芯片成为可能。
斯坦福大学黄鸿升教授总结道：“这类突破固然关乎性能，但更关乎自主能力。如果我们能制造先进的3D芯片，我们就能加速创新进程，快速响应技术变革，从而真正塑造人工智能硬件的未来。”
参考链接：https://techxplore.com/news/2025-12-monolithic-3d-chip-built-foundry.html
发表于 前天 05:14
|
查看: 4|
回复: 0
