DDR 布线把长度差做小，并不等于接口一定就能通过 Training。拓扑形态、Byte Lane 分组、DQS 与 DQ 的关系、阻抗、参考平面、过孔 Stub 以及终端匹配，都会进入时序和信号完整性预算。排查时如果只盯着长度表，很容易漏掉真正吃窗口的地方。
做 DDR 板子时，不少人会有一种错觉：只要线拉整齐、长度报告全部变绿，Layout 这部分就算基本收尾了。
结果板子打样回来，上电直接卡在 DDR Training。改一改软件参数偶尔能起来，换一块板又不行。
这时候很多人的第一反应仍然是回去看长度：是不是 DQ 差了几 mil？DQS 是不是还不够齐？
但问题往往不在“还差几 mil”，而在整个通道条件。等长只是时序条件之一，它不是“DDR 能不能工作”的通行证。
先搞清楚：DDR 并不是所有线都追求“绝对一样长”
DDR 是 Source-Synchronous 接口。数据并不是只跟系统主时钟比较，而是按 Byte Lane 和对应的 DQS 一起采样。
DQ、DM/DBI 与 DQS 之间的关系，比“全板所有 DDR 线看起来一样长”更重要。
地址、命令、控制和 CLK 在 DDR3/DDR4 里通常采用 Fly-by 拓扑，本身会带来沿链路逐颗器件增加的传播延时。控制器会通过 Write Leveling 等 Training 机制，去补偿这类有意存在的 Skew。
所以看到 Fly-by 链路上某颗 DRAM 到下一颗之间多出一截，先别急着把它强行修成完全等长。拓扑本身，就是系统设计的一部分。
图1：DDR4 常见 Fly-by 拓扑中，地址/命令/时钟按链式经过多个 DRAM，系统会利用 Training 处理部分固有 Skew。
长度一样，不代表传播时间真的一样
PCB 软件里看到的 Length 只是几何长度，真正决定采样窗口的是 Propagation Delay。
同样长度的走线，如果分别走在不同层，介质环境、有效 Dk 和参考平面条件不同，传播时间就会不一样。
DDR 布线规范通常要求同一个 Byte Lane 尽量走在同一层，就是为了避免层间传播延时差异。
如果某几根 DQ 为了绕开障碍换到另一层，事后又靠蛇形把毫米数补齐，长度表可能很好看，但实际延时未必真的齐。
图2：实际 DDR 通道通常按 Byte Lane 分区并保持同层布线，长度匹配只是整体路由约束之一。
Training 失败时，我会特别看这几个 Layout 位置
- 看 DQ/DQS 是否按 Byte Lane 分组，尤其要确认 DQS 与对应的 DQ 是否经历了类似的层、via 和参考环境。
- 看过孔。高速 DDR 里，via 不仅增加路径长度，还会带来阻抗不连续和 Stub。某根线比其他线多换一次层，往往比几 mil 的几何长度更值得关注。
- 看参考平面。DDR 线一旦跨过 Plane Split、过孔反焊盘密集区或连接器大开窗，返回路径会突然改变。
- 看串扰。为了做等长，把一排蛇形线挤得很密，可能把时序问题“修好”以后，又造出新的串扰问题。
- 看阻抗。DDR 器件常带可编程 Drive Strength 和 ODT，板上线宽、叠层和终端必须与控制器/DRAM 要求一起考虑。
蛇形加多了，结果反而可能更差
蛇形线不是免费的长度。
相邻 U 形段如果离得太近，会发生 Self-Coupling，实际增加的电气延时可能小于你在 CAD 里看到的几何长度。
蛇形区域还会产生局部串扰和阻抗变化。几根并行 DDR 线如果在同一片区域密集做 Meander，彼此之间的耦合还会继续增加。
所以工程上通常不是“越齐越好”，而是在满足控制器给出的 Skew 窗口以后，尽量保持走线自然、间距稳定、层一致。
图3：DDR 时钟终端与驱动、ODT、走线阻抗共同决定通道反射，不能只看等长。
板子已经 Training 失败，先别无限改软件参数
先把问题分成两类：是每次上电都稳定失败，还是温度、板号、频率变化以后概率性失败。
如果降低 DDR 频率后问题明显改善，优先怀疑时序裕量和信号完整性，而不是只把它当成软件初始化流程问题。
拿失败板与正常板对比 Byte Lane 时，重点看实际拓扑、过孔数量、参考平面和蛇形区域，不要只导出一份 Length Report 逐项比数字。
有条件的话，用 SI 仿真或示波器去看 CLK、DQS 和数据窗口；仅靠 DRC 与等长表，很难判断反射、串扰和实际 Timing Margin。
DDR Layout 收尾时，不妨守住三件事：传播延时稳不稳、阻抗有没有突变、参考路径是不是连续。线长只是其中最容易量化的一环。
这类排查思路也适合在 云栈社区 沉淀下来，后续再遇到不同平台的 DDR Training 问题，可以快速对照定位。
发表于 2 小时前
|
查看: 5|
回复: 0
