在 NAND 闪存的演进史上，每一次存储密度的飞跃都伴随着技术范式的重构。从 SLC 的 1bit/Cell 到 MLC、TLC 的逐步迭代，闪存存储在容量与成本的平衡中不断突破。如今，QLC（Quad-Level Cell，四级单元）技术已走向规模化应用，以其 4bit/Cell 的核心特性，在移动设备、数据中心乃至 AI 存储场景中掀起一场革命。
图1：QLC SSD与AI技术结合概念图
NAND 闪存的核心竞争力源于单位面积内可存储的数据量，而单元存储位数是决定密度的关键变量。QLC 通过在单个存储单元中实现 4bit 数据存储，对应 16 种阈值电压（Vth）状态。相比 TLC（3bit/Cell，8种Vth状态）的存储密度提升 25%，相比 MLC（2bit/Cell）更是实现翻倍增长。这种密度提升直接转化为两大核心优势：
- 成本优化：单位容量成本（$/TB）显著降低，数据显示，QLC 在大容量存储场景下的成本优势已具备替代 HDD 的潜力，尤其适合数据中心的容量层存储需求。
- 物理空间压缩：相同容量下，QLC NAND 的芯片面积更小，为设备小型化（如智能手机、轻薄本）和数据中心高密度部署（如10+PB/机架）提供了可能。
图2：不同存储单元（SLC/MLC/TLC/QLC）的阈值电压分布对比
QLC 的规模化应用并非孤立的技术突破，而是依赖整个 NAND 生态的协同进步：
- 3D堆叠技术：例如 4D PUC（Peri Under Cell）架构将外围电路集成于存储单元下方，配合 CTF（Cell Technology for Flash）工艺，已实现第五代产品的量产。通过增加堆叠层数（当前主流200+层，未来向500-1000层演进）来抵消 QLC 单元特性退化的影响。
图3：4D PUC结构及NAND技术发展路径
- 控制器算法革新：由于 16 种 Vth 状态的区分难度远超 TLC，控制器需具备更精密的电压调控能力。例如提出的 Pass WL 偏置补偿技术，通过在编程脉冲期间调整相邻字线的偏置电压，抵消 WL-to-Channel 耦合效应，使 QLC 编程时间显著缩短并趋于饱和。
图4：QLC编程效率提升方法及面临的挑战
图5：存储器编程过程中的WL（字线）偏置变化
- 接口协议升级：UFS 3.0/3.1 及 4.0/4.1 协议为 QLC 提供了高速传输支撑，其中 UFS 4.0/4.1 的双车道 HS-G5（23.2Gbps）接口实现 4640MB/s 的峰值传输速率，解决了 QLC 原生写入性能不足的瓶颈。
图6：UFS与e-MMC存储接口对比
在AI智能手机中的应用前景
随着智能手机迈入生成式 AI 时代，本地存储需求呈爆炸式增长。2030 年高端 AI 智能手机的 NAND 需求量预计将达到 800GB 以上，而 QLC UFS 成为满足这一需求的最优解：
- 容量与隐私的平衡：本地运行大语言模型（LLM）需要数十 GB 甚至上百 GB 的存储空间，QLC UFS 以 512GB-2TB 的大容量选项，既满足多模型存储需求，又避免了云端存储的隐私泄露风险。
图7：2024-2030年不同类型NAND存储容量增长趋势
- 性能补全方案：通过 UFS 3.1 引入的 WriteBooster 技术，将 QLC UFS 的写入数据先缓存至 SLC 缓冲区，实现与 TLC UFS 相当的顺序写入性能（实测可达1000MB/s以上），完全覆盖智能手机的日常使用场景。
图8：UFS WriteBooster工作流程示意图
- 低碳优势：QLC 与 TLC 共享相似的制造工艺，单位 GB 的碳足迹更低，符合消费电子的可持续发展趋势。
在数据中心与AI存储中的角色重塑
在 AI、大数据驱动的数据中心场景中，QLC 正成为连接 HDD 容量层与 TLC 性能层的关键枢纽：
- 三层存储架构重构：HDD（20-30TB）负责冷数据归档，QLC SSD（64-150TB）承接温数据与部分热数据，TLC SSD（8-16TB）专注高性能计算，形成兼顾成本、性能与功耗的最优组合。
图9：HDD、QLC SSD与TLC SSD在容量、成本、性能、功耗方面的对比
- AI存储的适配性：生成式 AI 的存储需求具有“空间密集+IO突发”的双重特性。QLC 的高容量可满足艾字节级集群需求，而其读取带宽优势（实测可支持数倍于写入带宽的扩展）能匹配 AI 训练的随机读取场景。
- 能效比革命：相比 HDD，QLC SSD 的 TB/Watt 指标提升显著，功耗大幅降低，在数据中心电力预算向 GPU 倾斜的背景下，成为降低 PUE（电源使用效率）的关键抓手。
迈向PB级存储的未来路径
根据行业共识，2030 年将实现 PB 级 SSD 的量产，而 QLC 是这一目标的核心支撑技术：
- 容量叠加效应：结合 1000 层 NAND 堆叠、PLC（5bit/Cell）技术与硬件加速压缩技术，QLC 为 PB 级存储提供了物理基础。
- CXL协议赋能：通过 CXL（Compute Express Link）标准实现元数据的外部存储，解决了传统 SSD 元数据开销过大的问题，使 PB 级 SSD 无需配备 TB 级本地 DRAM，大幅降低成本与功耗。
图10：SSD容量增长趋势图（迈向PB级）
QLC面临的核心挑战与应对
QLC 的 4bit/Cell 设计带来了两个核心挑战：
- 写入性能与耐久性：QLC 的 P/E 循环次数通常低于 TLC，且由于需要更精细的电压调控，原生写入速度较慢。解决方案包括 SLC 缓存加速、写入放大因子优化以及 AI 驱动的磨损均衡算法。
- 比特错误率：16 种 Vth 状态的间距更小，易受环境因素影响，导致 BER 升高。通过 LDPC 纠错算法、精密的读取电压校准以及控制器的实时错误监测，可将 BER 控制在可接受范围。
当前局限与市场展望
尽管 QLC 的单位容量成本理论上更低，但由于初期良率爬坡和控制器研发投入，当前 QLC SSD 的 $/TB 成本仍需依靠市场规模扩大来实现进一步下降。同时，多供应商供应能力与老旧设备的兼容性问题，需要通过行业标准协同来解决。
图11：2024-2030年智能手机NAND使用技术（TLC/QLC）比例预测
QLC的应用边界与最佳实践
QLC 的性能特性决定了其并非“万能存储”：
- 不适配场景：高写入强度的企业级应用（如数据库实时交易）仍需 TLC/MLC SSD 支撑。
- 优化方向：通过智能分层存储软件，将冷数据、读写比例高的负载（如 AI 推理、视频点播）自动迁移至 QLC 层，最大化发挥其容量优势。
未来技术演进方向
2025-2026 年将迎来 PLC 技术的商用，配合 500+ 层堆叠，实现 250TB 级 SSD。展望 2029-2030 年，1000 层 NAND 与 QLC/PLC 的组合将推动 PB 级 SSD 量产。
- 性能持续优化：编程效率提升技术将进一步降低 QLC 的写入延迟，目标是缩小与 TLC 的性能差距。
- 能效比提升：通过 3D 封装、新型介质材料等技术，将 QLC SSD 的功耗再降低 30%-50%。
图12：存储单元堆叠结构与编程效率优化示意图
协议与标准的协同演进
针对 QLC 的应用，行业协议与标准也在同步演进：
- NVMe 2.0+ 协议将针对 QLC 等高密度存储优化命名空间管理、元数据处理机制。
- CXL 3.0 及后续版本将实现存储与内存的更深度融合。
- ZNS（Zoned Namespace）技术与 QLC 的结合将进一步降低写入放大，而主机与 SSD 的协同压缩可使有效容量再提升。
- JEDEC 将针对 QLC 的耐久性、BER 等关键指标制定更统一的规范，以解决兼容性问题。
总结
QLC 技术的崛起，本质上是存储行业对“容量需求爆炸式增长”与“成本功耗约束”的必然回应。它并非要取代现有技术，而是通过技术互补形成更高效的存储分层架构，在 AI、大数据等场景中实现“容量普惠”。
从技术演进来看，QLC 的潜力远未耗尽。随着堆叠层数的增加、控制器算法的优化以及 CXL 等协同技术的成熟，其性能短板将持续补齐，而容量与成本优势将进一步放大。对于消费者而言，这意味着未来能以更低价格获得更大容量的存储设备；对于企业而言，QLC 将成为支撑 AI 创新与数据爆发的核心基础设施。
存储技术的演进永远是“在约束中寻找最优解”，而 QLC 正是当前阶段最接近这一目标的选择。了解其背后的计算机科学基础，能帮助我们更好地把握技术脉络。
未来五年，我们将见证 QLC 从高端市场走向大众消费，从数据中心的补充存储层逐渐成为核心存储层，最终重塑整个存储行业的格局。欢迎大家在云栈社区继续深入探讨存储技术的最新趋势与实践。
发表于 2025-12-31 06:33:14
|
查看: 19|
回复: 0
